[发明专利]超低功率减少耦合的钟控比较器

说明书

相关申请的交叉参考

不适用。

关于联邦政府赞助的研究或开发的声明

不适用。

技术领域

背景技术

优选实施例涉及钟控(clocked)比较器，根据应用该钟控比较器有时也被称为读出放大器触发器。

钟控比较器(或读出放大器触发器)接收输入信号、参考信号以及时钟信号，并且在时钟转变时(例如，低到高转变)比较输入信号与参考信号，其中比较器输出然后转变到对应于输入信号是否超过参考信号的状态，并且由此指示输入信号是否超过参考信号。此类装置在功能上并成功地实施在许多电子电路中，但是有时基于该实施的附加限制导致常规方法不足以用于应用。因此，针对某些此类应用，优选实施例提供改进的时钟比较器。例如并且如以下更好理解的，某些转换器(诸如DC-DC转换器)在装置转换器控制器中可能要求超低(例如，纳安)功率消耗。优选实施例在该应用和其它应用中是有益的。

通过进一步介绍，图1示出现有技术钟控比较器10的示意图。通常，比较器10包括晶体管的对称的左侧和右侧，该晶体管接收相应的输入Vin和Vref并且响应于时钟信号clk将信号耦合到锁存器级12。

首先沿着比较器10的左侧看，节点14接收正电源电压(Vdd)并且连接到pMOS晶体管MP₁₃的源极并连接到pMOS晶体管MP₁₂的源极。pMOS晶体管MP₁₃的栅极经连接以接收时钟信号clk，并且pMOS晶体管MP₁₃的漏极连接到节点16。pMOS晶体管MP₁₂的栅极连接到节点18，其还连接到nMOS晶体管MN₁₂的栅极。pMOS晶体管MP₁₂的漏极和pMOS晶体管MP₁₃的漏极均连接到节点16，其进一步连接到nMOS晶体管MN₁₂的漏极。nMOS晶体管MN₁₂的源极连接到nMOS晶体管MN₁₃的漏极，所述nMOS晶体管MN₁₃具有经连接以接收输入信号Vin的其栅极和被连接到节点20的其源极。

接着沿着比较器10的右侧来看，节点14进一步被连接到pMOS晶体管MP₃₁的源极并且被连接到pMOS晶体管MP₂₁的源极。pMOS晶体管MP₃₁的栅极被连接以接收时钟信号clk，并且pMOS晶体管MP₃₁的漏极被连接到节点18。pMOS晶体管MP₂₁的栅极连接到节点16，其还连接到nMOS晶体管MN₂₁的栅极。pMOS晶体管MP₂₁的漏极和pMOS晶体管MP₃₁的漏极均连接到节点18，其进一步连接到nMOS晶体管MN₂₁的漏极。nMOS晶体管MN₂₁的源极连接到nMOS晶体管MN₃₁的漏极，所述nMOS晶体管MN₃₁具有经连接以接收参考信号Vref的其栅极，其中对于某些应用Vref＝Vdd。最后，nMOS晶体管MN₃₁的源极连接到节点20。

完成图1的连接，节点20连接到nMOS晶体管MN₀的漏极，nMOS晶体管MN₀具有被连接以接收时钟信号clk的其栅极和被连接到接地的源极。节点16和节点18将分别示出为S#和R#的输入提供给锁存器级12。节点16将第一输入提供给与非(NAND)门22，并且节点18将第一输入提供给与非门24。示出为Q的与非门22的输出连接到与非门24的第二输入，并且示出为Q#的与非门24的输出连接到与非门22的第二输入。通常，锁存器12如在本领域是众所周知的S-R锁存器那样操作。更具体地，因此，输出状态是互补的，通过在Q#中使用“#”表示所指示，因此#Q与Q互补。此外，当在时钟上升转变期间锁存器12在其置位输入(即，S#(S的互补)等于0)处接收高信号时，Q的锁存器输出被置位为高(即，Q＝1)，而当在时钟上升转变期间锁存器12在其复位输入(即，R#(R的互补)等于0)处接收高信号时，Q的锁存器输出被复位为低(即，Q＝0)。此外，输出状态被保持直到下一个连续上升时钟转变。