[发明专利]一种低温烧结制成的不含锑成分压敏电阻器及其制备方法

说明书

本发明公开了一种低温烧结制成的不含锑成分压敏电阻器及其制备方法，压敏电阻器包括陶瓷主体，所述陶瓷主体的内部设置有若干左右交错设置的内电极，且该陶瓷主体的两端设置有外电极，所述内电极与外电极电连接，所述陶瓷主体包括以下质量分数的原料：80~97.5wt%主原料和2.5~20wt%副原料，所述主原料包括氧化锌，所述副原料包括以下质量分数的添加剂：0.05~20 wt%的第一添加剂、0.1~5.0 wt%的第二添加剂、0.1~1.5 wt%的第三添加剂和0.001~1.0 wt%的第四添加剂，所述第一添加剂包括B‑Bi‑Zn‑Pr或B‑Bi‑Zn‑La微奈米玻璃粉中的一种或两种；所述第二添加剂包括过渡金属Co、Cr、Ni、Mn的氧化物或化合物中的至少一种；所述第三添加剂包括SnO₂，所述第四添加剂包括含银化合物或含铝化合物中的至少一种。

技术领域

本发明涉及元器件材料领域，具体来说，涉及一种一种低温烧结制成的不含锑成分压敏电阻器及其制备方法。

背景技术

压敏电阻器已被广泛应用在电子产业中的抗静电保护组件，其中为缩减组件体积，积层式的芯片型压敏电阻器已被广泛设计及应用。近年来，随着环保意识之提升，具有毒害物质之材料，已逐被禁制及使用，传统压敏电阻之材料组成因含有锑(Sb)之毒害元素，也逐渐被检讨及禁制，因此无锑化之压敏电阻器材料组成研发，为近年产业研发的要项之一。在无锑化之压敏电阻器材料组成开发，近年来以含镨(Pr)系或镧系(La)等稀土元素为开发主轴，然而上述含镨或镧之材料组成，需要在1200℃以上之温度烧结，才能具有良好之压敏特性，因此在制作积层式压敏芯片电阻，需用纯铂或钯金属，或是高铂、钯含量之铂银、钯银之合金当作内电极，致使去锑化之积层芯片型之压敏电阻制造成本大幅提升。

根据先前研究，无锑化的低温烧结压敏材料组成发明中，在US2012/0153237A1专利，Youn-Woo Hong等人，经由适量Ca、Mg等元素添加，开发不含Bi、Sb、Pr之La系无锑材料组成；

Wei-Cheng Lien等人在US2007/0273469A1专利中以0.01～10mole％Ba添加在含Pr、La系列，开发无锑材料组成；

林居南等人以0.02～2.5mole％TiO₂之添加，可达到使用70/30之银/钯比例之低温烧结无锑材料组成配方；

赵鸣在CN103011799 A的专利中以镨基复合氧化物开发出在800～875℃低温烧结之无锑材料组成配方；

田中均等人在CN1967734A专利中以Zn-B-Si的玻璃组成，开发出800～940℃之低温烧结无锑材料组成配方。

发明内容

针对相关技术中的上述技术问题，本发明提出一种低温烧结制成的不含锑成分压敏电阻器，用以解决现有技术中存在的问题。

为实现上述技术目的，本发明的技术方案是这样实现的：

一种低温烧结制成的不含锑成分压敏电阻器，包括包括陶瓷主体，所述陶瓷主体的内部设置有若干左右交错设置的内电极，且该陶瓷主体的两端设置有外电极，所述内电极与外电极电连接，所述陶瓷主体包括以下质量分数的原料：80～97.5wt％主原料和2.5～20wt％副原料，所述主原料包括氧化锌，所述副原料包括以下质量分数的添加剂：0.05～20wt％的第一添加剂、0.1～5.0wt％的第二添加剂、0.1～1.5wt％的第三添加剂和0.001～1.0wt％的第四添加剂，所述第一添加剂包括B-Bi-Zn-Pr或B-Bi-Zn-La微奈米玻璃粉中的一种或两种；所述第二添加剂包括过渡金属Co、Cr、Ni、Mn的氧化物或化合物中的至少一种；所述第三添加剂包括SnO₂，所述第四添加剂包括含银化合物或含铝化合物中的至少一种。

进一步的，所述含银化合物包括Ag₂O或AgNO₃。