[发明专利]突发模式读可控SRAM

说明书

本申请公开了突发模式读可控SRAM。静态随机存取存储器(SRAM)104包含布置为行和列的存储单元的阵列202，以及用于管理所述存储单元的读取的读控制器204。所述存储单元的阵列202包含对应于所述行的字线和对应于所述列的位线。所述读控制器204经配置以接收预充电信号222和字线信号224，且识别经由所述字线中的同一字线存取的存储单元的连续读取。所述读控制器204进一步经配置以基于指示所述SRAM 104将在部分突发模式下操作的所述预充电信号222和所述字线脉冲信号224，在所述连续读取期间对所述位线预充电不超过一次，且在所述连续读取中的每一读取之后，对所述字线中的同一字线充电。

技术领域

本申请涉及突发模式读可控SRAM。

背景技术

静态随机存取存储器(SRAM)是利用锁存来存储每一位的存储器。因为SRAM是静态的，所以不必周期性地更新存储器，且因此SRAM通常比动态随机存取存储器(DRAM)更快、密度更低且更昂贵。由于SRAM的速度，SRAM通常用于需要快速存储器的计算机应用中，所述快速存储器例如用于中央处理单元(CPU)的高速缓冲存储器、外部突发模式SRAM高速缓存、硬盘缓存、路由器缓存、CPU寄存器文件等。尽管SRAM较快速，但它也消耗系统级动态功率的较大部分。在一些情况下，SRAM可消耗系统级动态功率的差不多90％。

发明内容

上文所提及的问题在很大程度上通过用于减少静态随机存取存储器(SRAM)中的功耗的系统和方法来解决。在一些实施例中，SRAM包含布置为行和列的存储单元的阵列，以及用于管理从存储单元进行的读取的读控制器。存储单元的阵列包含对应于行的字线和对应于列的位线。读控制器经配置以接收预充电信号和字线信号，且识别经由字线中的同一字线存取的存储单元的连续读取。读控制器进一步经配置以基于指示SRAM将在部分突发模式下操作的预充电信号和字线脉冲信号，在连续读取期间对位线预充电不超过一次，且在连续读取中的每一读取之后，对字线中的同一字线充电。

另一说明性实施例是一种用于减少SRAM中的功耗的方法。所述方法可以包括对布置为行和列的存储单元的阵列的多个位线预充电。所述多个位线对应于所述列。所述方法还可以包括对存储单元的阵列的第一字线充电。第一字线对应于所述行中的第一行。所述方法还可以包括识别经由第一字线存取的存储单元的连续读取。所述方法还可以包括，作为连续读取的部分，读取第一存储单元和第二存储单元，而不在所述第一存储单元和第二存储单元的读取之间对位线预充电。所述方法还可以包括在连续读取中的每一读取之后，对第一字线充电。

又一说明性实施例是一种集成电路，其包含处理器、读模式信号发生器，以及耦合到处理器和读模式信号发生器的SRAM。读模式信号发生器可以经配置以产生预充电信号和字线脉冲信号。SRAM包括布置为行和列的存储单元的阵列，以及用于管理从存储单元进行的读取的读控制器。SRAM包含对应于行的字线和对应于列的位线。读控制器包括预充电电路系统和字线脉冲电路系统。预充电电路系统经配置以识别对经由字线中的同一字线存取的存储单元的连续读取，并且，基于指示SRAM将在部分突发模式下操作的预充电信号和字线信号，在少于全部连续读取时对位线预充电。字线脉冲电路系统经配置以基于指示SRAM将在部分突发模式下操作的预充电信号和字线信号，在连续读取中的每一读取之后，对字线中的同一字线充电。

附图说明

为了对各种实例的详细描述，现将参考附图，在附图中：

图1示出根据各种实施例的一种集成电路的框图；

图2示出根据各种实施例的一种静态随机存取存储器(SRAM)的框图；

图3示出根据各种实施例的一种存储单元阵列的框图；

图4示出根据各种实施例的一种用于减少SRAM中的功耗的方法的流程图；以及

图5示出根据各种实施例的一种用于读取SRAM中的存储单元的方法的流程图。

符号和术语