[发明专利]半导体存储装置和操作半导体存储装置的方法

说明书

提供了半导体存储装置和操作半导体存储装置的方法。可以通过访问存储单元阵列的页以提供包括可单独写入至存储器的页的数据子单元的数据，并提供配置为检测和校正数据中的误差位的奇偶校验数据，以及响应于确定所选数据子单元包括可校正误差而选择性地实现所选数据子单元的回写，来提供从包括存储单元阵列和误差校正电路的半导体存储装置擦除误差的方法。

相关申请的交叉引用

本申请要求于2015年10月20日向韩国知识产权局提交的第10-2015-0145731号韩国专利申请的优先权，其全部内容通过引用并入本文。

技术领域

本公开涉及存储器领域，更具体地涉及用于存储器的误差校正以及操作该存储器的方法。

背景技术

半导体存储装置可分类为非易失性存储装置例如闪存装置和易失性存储装置例如DRAM。DRAM的高速操作和成本效益使其能够用于系统存储器。然而，由于DRAM的制造设计规则的减少，例如DRAM存储单元中的误差更有可能发生。

发明内容

在一些实施方式中，可提供一种从包括存储单元阵列和误差校正电路的半导体存储装置擦除误差的方法，该方法通过访问存储单元阵列的页以提供包括可单独写入至存储器的页的数据子单元的数据，并提供配置为检测和校正数据中的误差位的奇偶校验数据，以及响应于确定所选数据子单元包括可校正误差而选择性地实现所选数据子单元的回写。

在一些实施方式中，一种操作包括存储单元阵列和误差校正电路的半导体存储装置的方法，可包括：响应于从外部存储控制器接收的第一命令选择存储单元阵列中的存储单元的页的至少一个子页；从子页读取包括至少两个数据子单元和奇偶校验数据的第一数据单元，其中至少两个数据子单元包括第一数据子单元和第二数据子单元，第一数据子单元读取自子页的第一存储位置，第二数据子单元读取自子页的第二存储位置。误差校正电路可确定第一数据单元是否包括误差位；当第一数据单元在第二数据子单元中包括误差位时，在误差校正电路中使用第一数据单元的奇偶校验数据校正误差位以提供校正的第二数据子单元，将校正的第二数据子单元回写至子页的第二存储位置。

在一些实施方式中，可提供一种操作包括存储单元阵列和误差校正电路的半导体存储装置的方法，该方法通过响应于从外部存储控制器接收的第一命令在存储单元阵列中选择存储单元的页的至少一个子页，以及从子页读取包括至少两个数据子单元和奇偶校验数据的第一数据单元，其中至少两个数据子单元包括第一数据子单元和第二数据子单元，第一数据子单元读取自子页的第一存储位置，第二数据子单元读取自子页的第二存储位置。误差校正电路可确定第一数据单元是否包括误差位；当第一数据单元在第一数据子单元中包括误差位时，在误差校正电路中使用第一数据单元的奇偶校验数据校正误差位以提供校正的第一数据子单元。基于写数据和校正的第一数据子单元可生成写奇偶校验码字，修改的码字可写入子页的存储位置，在该位置中修改的码字包括至少写数据和写奇偶校验数据。

在一些实施方式中，一种半导体存储装置，包括：包括多个体(bank)阵列的存储单元阵列，每个体阵列都具有存储单元的多个页。控制逻辑电路可配置为解码来自外部存储控制器的命令以生成控制信号，以及误差校正电路配置为对取自存储单元阵列的读取数据执行误差校正码(ECC)解码，其中控制逻辑电路配置为响应于从存储控制器接收的第一命令选择多个页中的页的子页，并且配置为从子页读取包括至少两个数据子单元和奇偶校验数据的第一数据单元，其中至少两个数据子单元包括第一数据子单元和第二数据子单元，第一数据子单元读取自子页的第一存储位置而且第二数据子单元读取自子页的第二存储位置。控制逻辑电路可确定第一数据单元是否包括误差位，当第一数据单元包括误差位而且误差位包括在第二数据子单元中时，校正误差位以提供校正的第二数据子单元，以及将校正的第二数据子单元回写至子页的第二存储位置。

附图说明

下面将参照附图更详细地描述示例性实施方式。

图1是示出根据示例性实施方式的电子系统的框图。