[发明专利]存储器元件及其应用

权利要求书

1.一种存储器元件，其特征在于，包括：

一第一叠层结构包括多个存储单元C1(i)，一第二叠层结构包括多个存储单元C2(i)，其中i是代表一特定存储单元位于该第一叠层结构或该第二叠层结构的一阶层，i等于1至N；N为自然数；其中一第N阶层是指该第一叠层结构或该第二叠层结构的一最底层及一最顶层其中之一；

一控制器，构建来对该些存储单元C1(i)和C2(i)进行每一存储单元多位数据(multiple bits of data per memory cell)的一写入操作，该控制器包括：

一第一逻辑单元，用来对该第一叠层结构和该第二叠层结构的该些存储单元C1(i)和C2(i)实施一初步写入阶段S1、一中间写入阶段S2以及一最终写入阶段S3；以及

一第二逻辑单元，用来根据一写入顺序(programming order)在该些存储单元C1(i)和C2(i)中选择多个目标存储单元，使该最终写入阶段S3在该第一叠层结构和该第二叠层结构的每一目标阶层(i)中的该些目标存储单元上实施；且使该第一叠层结构和第二叠层结构中位于该目标阶层(i)的邻接阶层(i+1和i-1)上的多个邻接存储单元已经先实施过该中间写入阶段S2；

其中该第一叠层结构和该第二叠层结构位于一组通道线上，排列成U形NAND串行，该组通道线包括：

一第一垂直通道线，沿着该第一叠层结构的多个字符线的多个侧壁设置；

一第二垂直通道线，沿着该第二叠层结构的多个字符线的多个侧壁设置；以及

一电性连接器，位于该第一叠层结构和该第二叠层结构之间，用来使电流在该第一垂直通道线和该第二垂直通道线之间流通。

2.如权利要求1所述的存储器元件，其特征在于，其中根据该写入顺序，该中间写入阶段S2实施于该第一叠层结构和该第二叠层结构中该目标阶层(i)的存储单元，且邻接的阶层(i+1和i-1)上已经先实施过该初步写入阶段S1于该些存储单元上。

3.如权利要求1所述的存储器元件，其特征在于，其中该写入顺序包括：

(a)选择多个存储单元C1(i)和C2(i)，其中i＝1，实施该初步写入阶段S1；

(b)选择多个存储单元C1(i+1)和C2(i+1)，实施该初步写入阶段S1；

(c)选择多个存储单元C1(i-1)和C2(i-1)，实施该中间写入阶段S2；

(d)选择多个存储单元C1(i+2)和C2(i+2)，实施初步写入阶段S1；

(e)选择该些存储单元C1(i-1)和C2(i-1)，实施该中间写入阶段S2；

(f)选择该些存储单元C1(i-1)和C2(i-1)，实施该最终写入阶段S3；

(g)选择多个存储单元C1(i+3)和C2(i+3)，实施该初步写入阶段S1；

(h)选择该些存储单元C1(i-1)和C2(i-1)，实施该中间写入阶段S2；

(i)选择该些存储单元C1(i-1)和C2(i-1)，实施该最终写入阶段S3；

(j)重复该些步骤(g)、(h)和(i)，直到该步骤(g)中i+3大于N；然后选择多个存储单元C1(N)和C2(N)，实施该中间写入阶段S2；

(k)选择多个存储单元C1(N-1)和C2(N-1)，实施该最终写入阶段S3；以及

(l)选择该些存储单元C1(N)和C2(N)，实施该最终写入阶段S3。