[发明专利]半导体集成电路装置及设置阻尼器的优化电阻值的方法

说明书

技术领域

本发明涉及一种半导体集成电路装置，更特别地，涉及一种具有用以抑制反谐振(anti-resonance)的可调(tunable)阻尼器的半导体集成电路装置。

背景技术

反谐振是在电路的振荡相位具有较大变化的同时，电路的振幅(amplitude)在特定频率上具有显著的最小值。这样的频率被称为系统的反谐振频率，以及，在这个频率上，信号的振幅可能会下降到几乎为零。

图1是示出系统的示例性阻抗剖面的示意图。曲线101表示系统中的第一元件(如印刷电路板(printed circuit board，PCB))的第一电容性阻抗。曲线102表示系统中的第二元件(如晶粒，die)的第二电容性阻抗。曲线103表示系统中的该第一元件(如该PCB)的第一电感性阻抗。曲线104表示系统中的该第二元件(如该晶粒)的第二电感性阻抗。

当两条曲线在特定频率(如图1所示的频率f1)上相交(intersect)时，则在该特定频率上出现反谐振现象，以及，产生阻抗剖面中的肩部(shoulder)150。由于阻抗在反谐振频率f1上极大地增大，因此，在该反谐振频率f1上振荡的信号将出现非期望的振幅下降，以及，导致系统的性能受到影响。

为了抑制非期望的反谐振，需求一种用于半导体集成电路装置的新颖设计。

发明内容

有鉴于此，本发明的目的之一在于提供一种半导体集成电路装置及设置阻尼器的优化电阻值的方法，以解决上述问题。

在一示例性实施例中，提供了一种半导体集成电路装置，该半导体集成电路装置包括芯片主电路和阻尼器。该芯片主电路耦接于电源，以及，用于执行预定功能。该阻尼器耦接于该芯片主电路的输出端，用于抑制该半导体集成电路装置的反谐振。在另一示例性实施例中，该半导体集成电路装置还包括无源元件，该无源元件通过该阻尼器耦接于该芯片主电路，换言之，该阻尼器耦接在该芯片主电路和该无源元件之间。

在另一示例性实施例中，提供了一种用于设置阻尼器的优化电阻值的方法，该阻尼器位于半导体集成电路装置中，其中，该阻尼器耦接在芯片主电路和无源元件之间，用于抑制该半导体集成电路装置的反谐振，该方法包括：对于该阻尼器所支持的每个电阻值，控制电源提供具有不同电平的系统电压，以分别获得对应于该阻尼器所支持的每个电阻值的最小系统电压，其中，在该最小系统电压上，该半导体集成电路装置能够运行而不崩溃；获得分别对应于该阻尼器所支持的每个电阻值的多个最小系统电压中的最小值，其中，该最小值所对应的电阻值为该阻尼器的该优化电阻值；以及将该阻尼器的电阻值设置为该优化电阻值。

采用本发明，通过在半导体集成电路中设置阻尼器，能够抑制半导体集成电路装置的反谐振。

本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本发明的这些目的及其它目的。

附图说明

通过阅读后续的详细描述和实施例可以更全面地理解本发明，该实施例参照附图给出，其中：

图1是示出系统的示例性阻抗剖面的示意图；

图2根据本发明实施例示出了一种半导体集成电路装置的示例性方块图；

图3是根据本发明实施例的一种包括半导体集成电路装置的电子系统的等效电路图；

图4是根据本发明实施例示出的一种电子系统的示例性阻抗剖面的示意图；

图5A根据本发明实施例示出了一种半导体集成电路装置的示例性电路图；

图5B根据本发明实施例示出了一种可变电阻的示例性电路图；

图6是根据本发明实施例的一种用于确定阻尼器的优化电阻值的方法的流程示意图；

图7根据本发明实施例示出了一种电子系统的示例性侧面图；

图8根据本发明另一实施例示出了一种电子系统的示例性侧面图；

图9根据本发明另一实施例示出了一种电子系统的示例性侧面图。

具体实施方式