[发明专利]一种半导体器件及其制造方法和电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

存储器用于存储大量数字信息，最近的调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器。

随机存储器，例如DRAM与SRAM(静态随机存储器)在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。最近，基于浮栅概念的闪存，由于其具有小的单元尺寸和良好的工作性能已成为最通用的非易失性存储器。

闪存存储器即FLASH，其成为非易失性半导体存储技术的主流，在各种各样的FLASH器件中，嵌入式闪存是片上系统(SOC)的一种，在一片集成电路内同时集成逻辑电路模块和闪存电路模块，在智能卡、微控制器等产品中有广泛的用途。在嵌入逻辑电路的闪存存储器技术逐渐成熟、存储速度不断加快、成本逐渐下降的发展过程中，人们开始对其制作方法提出了新的要求。

嵌入式闪存存储器面临着平衡闪存电路模块和逻辑电路模块不同要求的挑战。在物理上，随着芯片尺寸的不断缩小，有源区(AA)的关键尺寸(CD)也随之变得越来越小。然而，从闪存功能性能角度考虑，较高的耦合比(coupling ratio)有利于嵌入式闪存存储器具有良好的性能，例如更好的编程和擦除速度效率(speed efficiency)性能，因此需要更大的有源区(AA)尺寸，来提高耦合比。

因此，如何在保持有源区具有小的关键尺寸的前提下，仍然能够满足器件对于耦合比的要求，是我们亟待解决的问题之一。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底的表面上形成第一浮栅材料层；

在所述半导体衬底中形成若干浅沟槽隔离结构，并形成由所述浅沟槽隔离结构隔离的第一浮栅，其中，所述浅沟槽隔离结构的顶面高于所述第一浮栅的顶面；

对露出的所述浅沟槽隔离结构进行回蚀刻，以减小露出的所述浅沟槽隔离结构的宽度；

形成第二浮栅，以覆盖所述第一浮栅并填充所述浅沟槽隔离结构之间的间隙，且所述第二浮栅的顶面与所述浅沟槽隔离结构的顶面齐平；

去除位于相邻所述第二浮栅之间的所述浅沟槽隔离结构的部分，从而形成T形浮栅，所述T形浮栅包括所述第一浮栅和所述第二浮栅。

进一步，在形成所述第一浮栅材料层之前，还包括在所述半导体衬底的表面形成隧穿氧化层的步骤。

进一步，在所述半导体衬底中形成若干浅沟槽隔离结构的步骤包括以下过程：

在所述第一浮栅材料层的表面上形成硬掩膜层，所述硬掩膜层包括依次层叠的氮化物层和氧化物层；

在所述硬掩膜层上形成图案化的光刻胶层；

以所述光刻胶层为掩膜，依次蚀刻所述硬掩膜层、所述第一浮栅材料层和部分所述半导体衬底，以在所述半导体衬底中形成若干浅沟槽以及所述第一浮栅；

去除所述光刻胶层；

在所述浅沟槽中填充隔离氧化物，并对所述隔离氧化物进行平坦化，停止于所述氮化物层的顶面上，以形成所述浅沟槽隔离结构；

去除所述氮化物层，以使部分所述浅沟槽隔离结构突出于所述第一浮栅。

进一步，在所述浅沟槽中填充所述隔离氧化物的步骤之前，还包括在所述浅沟槽的底部和侧壁上形成衬垫层的步骤。

进一步，所述T形浮栅顶部的宽度范围为20～110nm，所述T形浮栅底部的宽度范围为10～80nm。

进一步，所述第一浮栅的厚度范围为100～700埃，所述第二浮栅的厚度范围为100～800埃。

进一步，使用选择性外延生长方法或者沉积的方法形成所述第二浮栅。

进一步，所述第一浮栅的材料包括多晶硅，所述第二浮栅的材料包括Si或者SiGe。

进一步，所述第二浮栅的材料为磷掺杂的SiGe。

进一步，所述第一浮栅的材料包括多晶硅，所述第二浮栅的材料包括多晶硅或者磷掺杂的多晶硅。

进一步，在形成所述T形浮栅之后，还包括以下步骤：

在所述T形浮栅和所述浅沟槽隔离结构露出的表面上形成栅间介电层；