[发明专利]增强的沟道应变以减小NMOSFET器件的接触电阻

说明书

技术领域

本发明涉及半导体集成电路，更具体地涉及具有鳍式场效应晶体管(Fin FET)结构的半导体器件及其制造工艺。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如Fin FET的三维设计的发展。Fin FET器件是多栅极结构类型，通常包括具有高高宽比的半导体鳍，并且在该半导体鳍中形成半导体晶体管器件的沟道和源极/漏极区域。在鳍结构上方以及沿着鳍结构的侧面(例如，包裹)形成栅极，利用沟道和源极/漏极区域的增大的表面积的优势，以产生更快，更可靠和更易控制的半导体晶体管器件。在一些器件中，例如，Fin FET器件的源极/漏极区域中的应变材料利用磷掺杂的含硅外延层。

发明内容

本发明的实施例提供了一种制造鳍式场效应晶体管(Fin FET)器件的方法，所述方法包括：提供具有第一鳍结构和第二鳍结构的衬底；在所述衬底上形成隔离层，所述隔离层形成为邻近于所述第一鳍结构和所述第二鳍结构；在所述第一鳍结构和所述隔离层的至少部分上形成第一栅极结构；在所述第二鳍结构和所述隔离层的至少部分上形成第二栅极结构；通过外延生长操作形成第一应变材料，所述第一应变材料向所述第一鳍结构的沟道区域提供应力；通过外延生长操作形成第二应变材料，所述第二应变材料向所述第二鳍结构的沟道区域提供应力；对所述第一应变材料的至少第一区域注入磷二聚体掺杂剂，所述第一区域具有所述磷二聚体掺杂剂的第一掺杂浓度，所述第一掺杂浓度大于所述第一应变材料的第二区域中的磷掺杂剂的第二掺杂浓度；以及对至少所述第一鳍结构和所述第一应变材料施加热退火操作，通过至少所述热退火操作，所述第一鳍结构的所述沟道区域比所述第二鳍结构的所述沟道区域具有更大的沟道迁移率。

本发明的另一实施例提供了一种制造鳍式场效应晶体管(Fin FET)器件的方法，所述方法包括：提供具有鳍结构的衬底；在所述衬底上形成隔离层，所述隔离层形成为邻近于所述鳍结构；在所述鳍结构和所述隔离层的至少部分上形成栅极结构；通过外延生长操作形成应变材料，所述应变材料向所述鳍结构的沟道区域提供应力；对所述应变材料的至少第一区域注入第一类型的磷掺杂剂，所述第一区域具有所述第一类型的磷掺杂剂的第一掺杂浓度，所述第一掺杂浓度大于所述应变材料的第二区域中的第二类型的磷掺杂剂的第二掺杂浓度；以及对至少所述鳍结构和所述应变材料施加热退火操作，通过至少所述热退火操作，所述鳍结构的所述沟道区域比位于所述衬底上的第二鳍结构的沟道区域具有更大的沟道迁移率。

本发明的又一实施例提供了一种半导体器件，包括：衬底；第一鳍结构；第二鳍结构；隔离层，形成在所述衬底上，所述隔离层形成为邻近于所述第一鳍结构和所述第二鳍结构；第一栅极结构，形成在所述第一鳍结构和所述隔离层的至少部分上；第二栅极结构，形成在所述第二鳍结构和所述隔离层的至少部分上；第一外延层，包括对所述第一鳍结构的沟道区域提供应力的第一应变材料；以及第二外延层，包括对所述第二鳍结构的沟道区域提供应力的第二应变材料，所述第二外延层具有第一区域和第二区域，所述第一区域比所述第二区域更接近于所述第二外延层的表面，所述第一区域具有第一掺杂剂的第一掺杂浓度并且所述第二区域具有第二掺杂剂的第二掺杂浓度，所述第一掺杂浓度大于所述第二掺杂浓度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本发明的一些实施例的鳍式场效应晶体管(Fin FET)器件的示例性立体图。

图2是根据本发明的一些实施例的沿着栅电极具有鳍结构的Fin FET器件的示例性截面图。

图3至图19是根据本发明的一些实施例的Fin FET结构的顺序的制造工艺中的中间阶段的截面图的实例。

具体实施方式