[发明专利]半导体器件的制备方法

说明书

本发明揭示了一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底包括第一区和第二区；在所述半导体衬底上自下至上依次形成栅极层和掩膜层；所述第一区上的栅极层形成第一栅极图案，所述第一区上的掩膜层形成第一掩膜层图案，所述第二区上的栅极层形成第二栅极图案，所述第二区上的掩膜层形成第二掩膜层图案；在所述第一沟槽和第二沟槽中填充隔离材料；在所述第二区上形成一覆盖所述第二栅极图案的保护层；对所述第一掩膜层图案进行等离子体处理；去除经等离子体处理过的所述第一掩膜层图案。所述半导体器件的制备方法，可以提高栅极图案的可靠性。

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种半导体器件的制备方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。。

半导体衬底往往包括多个区，不同区用于制备不同的器件，不同区一般具有不同的图案密度以及器件结构。例如，不同区中栅极图案的关键尺寸(Critical Dimension，简称CD)不同，并且，不同区中栅极图案的密度也不同。然而，在制备一个区的栅极图案时，往往会对另一个区的栅极图案造成损伤，使得另一个区的栅极图案的可靠性下降。

发明内容

本发明的目的在于，提供一种半导体器件的制备方法，可以提高栅极图案的可靠性。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供半导体衬底，所述半导体衬底包括第一区和第二区；

在所述半导体衬底上自下至上依次形成栅极层和掩膜层；

选择性对所述掩膜层、栅极层和半导体衬底进行刻蚀，在所述第一区的掩膜层、栅极层和半导体衬底中形成第一沟槽，在所述第二区的掩膜层、栅极层和半导体衬底中形成第二沟槽，所述第一区上的栅极层形成第一栅极图案，所述第一区上的掩膜层形成第一掩膜层图案，所述第二区上的栅极层形成第二栅极图案，所述第二区上的掩膜层形成第二掩膜层图案；

在所述第一沟槽和第二沟槽中填充隔离材料；

在所述第二区上形成一覆盖所述第二栅极图案的保护层，所述保护层暴露出所述第一掩膜层图案；

在所述保护层的保护下，对所述第一掩膜层图案进行等离子体处理；以及

去除经等离子体处理过的所述第一掩膜层图案。

进一步的，在所述第二区上形成一覆盖所述第二栅极图案的保护层之前，所述制备方法还包括：

在所述第一区上形成一覆盖层，所述覆盖层覆盖所述第一掩膜层图案，所述覆盖层暴露出所述第二掩膜层图案；

在所述覆盖层的保护下，去除所述第二掩膜层图案。

进一步的，去除所述第二掩膜层图案的同时，去除所述覆盖层。

进一步的，所述覆盖层的材料为光刻胶。

进一步的，所述覆盖层还覆盖位于所述第一区上的隔离材料。

进一步的，在所述对所述第一掩膜层图案进行等离子体处理的步骤之前，先去除部分高度的所述第一掩膜层图案。

进一步的，在去除部分高度的所述第一掩膜层图案的同时，去除所述第一掩膜层图案侧壁旁的所述隔离材料。

进一步的，采用干法刻蚀工艺去除部分高度的所述第一掩膜层图案。

进一步的，所述干法刻蚀工艺中的刻蚀气体包括氮气。