[发明专利]n+‑Si/i‑Ge/p+‑Ge结构PIN光电探测器及其制备方法

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种n⁺-Si/i-Ge/p⁺-Ge结构PIN光电探测器及其制备方法。

背景技术

半导体光探测器是通信系统中的关键器件之一，其作用是将光信号转化为电信号。高速光纤通信系统要求半导体光探测器也具有更高的速率，集成化的发展趋势要求半导体光探测与其他光电器件集成。所以高性能光探测器的研究有着非常重要的意义。以现有的工艺技术，Si基光电集成接收芯片一直是人们追求的目标。InGaAs/InP等III-V族半导体材料制备的探测器量子效率高、暗电流小并已进入产业化阶段，但其价格昂贵、导热性能和机械性能较差以及与现有的成熟的Si工艺兼容性差等缺点限制了其在Si基光电集成技术中的应用。Ge禁带宽度约为0.67eV，对光通信中C波段(1528一1560nm)的光信号有较好的响应特性。特别是Ge材料的价格低廉以及与现有的Si工艺完全兼容，因此，研究和制备以Ge为基础的光电探测器引起了人们极大的兴趣。

Ge PIN光探测器作为一种新型光探测其结构，由于有本征区的存在，因而有响应度高，响应速度快的优点。其工作偏压低，输入阻抗高，工作频率大，制作技术与半导体平面技术兼容。因此，Ge PIN光探测器值得关注。此外，为了提高器件性能的同时降低成本，制备 Ge光电探测器的衬底材料选取也值得研究。直接选择Ge材料作为衬底将会增大器件的制造成本，与Ge材料相比，Si在地壳中储量巨大，获取方便且便宜，而且，Si的机械强度和热性质比Ge更好。然而，由于Si与Ge之间存在晶格失配，在Si衬底上的Ge外延材料中存在较高密度的位错，导致Ge光电探测器暗电流特性变差，限制了器件的发展。为了降低成本，提高器件性能，我们选择在Si衬底上外延一层Ge薄膜所形成的虚Ge衬底上生长高质量的Ge外延。然而，由于Si与Ge之间存在4.2％的晶格失配，Ge/Si虚衬底技术实现难度大。

目前，Si衬底上制备Ge外延层相对成熟，也是最常见的方法是两步生长法。但两步生长法仍然无法解决Ge外延层中大量螺位错的出现，所以还常需要结合循环退火工艺以减小Ge外延层螺位错密度。然而，循环退火工艺会出现Si-Ge互扩问题。另外，循环退火工艺的引入在减小位错密度的同时，还会导致Ge/Si缓冲层表面粗糙度的增加。同时，该方法还存在工艺周期长，热预算高等缺点。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种n⁺-Si/i-Ge/p⁺-Ge结构PIN光电探测器及其制备方法。

具体地，本发明一个实施例提出的一种n⁺-Si/i-Ge/p⁺-Ge结构PIN光电探测器的制备方法，包括：

S101、选取掺杂浓度为5×10¹⁸cm^-3的P型Si衬底材料；

S102、在275℃～325℃温度下，利用CVD工艺在所述单晶Si衬 底上生长厚度为40～50nm的Ge籽晶层；

S103、在500℃～600℃温度下，利用CVD工艺在在所述Ge籽晶层表面生长厚度为150～250nm的Ge主体层；

S104、在600℃温度下，利用减压CVD工艺在所述本征Ge层表面生长厚度为70nm的本征Si层；

S105、将包括所述单晶Si衬底、所述Ge籽晶层、所述Ge主体层及所述第一Si层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm²，激光移动速度为25mm/s，形成晶化Ge层；

S106、利用CVD工艺在本征Si层的局部区域淀积厚度为400nm的SiO₂层；

S107、对Si层进行掺杂，注入浓度为1×10²⁰cm^-3的磷离子形成N型Si掺杂区；

S108、在600℃氮气环境下热退火30min；

S109、利用原子层外延工艺在整个衬底表面局部区域生长厚度为100nm的Al材料，以形成所述PIN光电探测器。

本发明另一个实施例提出的一种n⁺-Si/i-Ge/p⁺-Ge结构PIN光电探测器，包括：P型单晶Si衬底、本征晶化Ge层、N型Si层及SiO₂层。