[发明专利]三维NAND闪存器件的制造方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种三维NAND器件的制造方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如三维NAND(与非)闪存器件。

在现有的各种垂直型沟道的3D NAND闪存器件结构中，都应用了多晶硅作为垂直沟道，其制作过程一般是：先在形成有源漏极的半导体衬底上形成氧化硅/氮化硅层叠结构；然后在该层叠结构中刻蚀出深槽，并在深槽中填充多晶硅；接着形成ONO存储单元以及垂直堆叠的控制栅极结构。这些步骤均在高温环境(例如600℃～700℃)下实现。因此，现有的具有垂直型沟道的3D NAND闪存器件的制造工艺不能完全与集成电路制造的前段制程(FEOL)的浅沟槽隔离、源漏极形成等加工步骤兼容，也不能完全与集成电路制造的后段制程(BEOL)的导电通孔结构以及金属互连等加工步骤整合。

发明内容

本发明的目的在于提供一种三维NAND闪存器件的制造方法，能够在低温环境下形成三维NAND存储阵列结构，以兼容集成电路制造的前段制程和后段制程。

为解决上述问题，本发明提出一种三维NAND闪存器件的制造方法，包括以下步骤：

提供一具有前段制程CMOS器件的半导体衬底，在所述半导体衬底上形成由第一材料层和第二材料层交替堆叠的多层叠层结构；

刻蚀所述多层叠层结构至所述半导体衬底表面，以形成垂直沟道；

在所述垂直沟道的侧壁形成隔离层，并在所述隔离层的表面以及垂直沟道 的底部依次形成诱导金属层和非晶硅层，所述非晶硅层位于所述诱导金属层的外侧；

退火处理以使所述诱导金属层和非晶硅层的位置交换，且使所述非晶硅层晶化为多晶硅层；

去除所述诱导金属层，并在所述垂直沟道中填满多晶硅介质层；以及

回刻蚀所述垂直沟道中的多晶硅介质层至一定深度以形成沟槽，并在所述沟槽中形成多晶硅垫，所述多晶硅层和多晶硅垫构成多晶硅垂直沟道。

进一步的，所述第一材料层的材料为氧化物，所述第二材料层的材料为氮化物。

进一步的，在所述半导体衬底上形成所述多层叠层结构之后，且在刻蚀所述多层叠层结构以形成所述垂直沟道之前，在所述多层叠层结构的表面形成第一层间介质层。

进一步的，所述第一层间介质层为低K介质材料，所述低K介质材料的介电常数小于等于4。

进一步的，所述隔离层为氧化物、氮化物或氮氧化物形成的单层结构，或由氧化物、氮化物交替堆叠而成的多层复合结构。

进一步的，所述隔离层为氧化硅-氮化硅-氧化硅构成的三层复合结构。

进一步的，所述诱导金属层的材质包括金(Au)、铝(Al)、银(Ag)、锑(Sb)、铟(In)和钒(V)中的至少一种。

进一步的，所述诱导金属层在温度不高于400℃的环境下通过原子层沉积工艺或者溅射沉积工艺形成。

进一步的，所述诱导金属层的厚度为2nm～10nm。

进一步的，所述非晶硅层的厚度为2nm～10nm。

进一步的，所述非晶硅层中掺杂有硼、磷、锗、氟、镓中的至少一种离子。

进一步的，所述退火处理的温度不高于500℃。

进一步的，所述退火处理的温度不高于400℃。

进一步的，所述退火处理的工艺为微波退火或者激光退火。

进一步的，在退火处理过程中，在所述非晶硅层上施加有电场或者交变磁场。

进一步的，所述多晶硅介质层为氧化物、氮化物或氮氧化物形成的单层结 构，或由氧化物、氮化物交替堆叠而成的多层复合结构。

进一步的，所述多晶硅介质层为氧化硅-氮化硅-氧化硅构成的三层复合结构。

进一步的，提供的所述半导体衬底还具有与所述CMOS器件电接触的导电插塞结构以及与所述导电插塞结构电接触的第一金属层，所述第一金属层作为公共源极线(common source select line)。

进一步的，提供所述半导体衬底的步骤包括：

提供一半导体基底，在所述半导体基底中形成器件隔离结构以定义出存储区和外围区，所述外围区中具有所述CMOS器件的阱结构；