[发明专利]一种基于纠错回写技术提升非易失存储器性能的方法及非易失存储器结构有效
申请号: | 201610605230.X | 申请日: | 2016-07-27 |
公开(公告)号: | CN107643955B | 公开(公告)日: | 2020-11-06 |
发明(设计)人: | 徐庶;陆宇 | 申请(专利权)人: | 中电海康集团有限公司;浙江驰拓科技有限公司 |
主分类号: | G06F11/07 | 分类号: | G06F11/07 |
代理公司: | 杭州之江专利事务所(普通合伙) 33216 | 代理人: | 张慧英 |
地址: | 311121 浙江省杭州市余*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 纠错 技术 提升 非易失 存储器 性能 方法 结构 | ||
1.一种基于纠错回写技术提升非易失存储器性能的方法,其特征在于,包括如下步骤:
(1)在每次数据读取时进行纠错,若发现错误数据,采用纠错回写方法将数据纠错后并根据错误情况将纠错后数据回写至原地址位;纠错时,若发现纠错数据段的原始出错率超过了预设的报警门限,则启动内部搬移程序,将该数据段从原地址搬移到新地址进行存储;具体步骤如下:
(1.1)逻辑控制模块根据主机端读指令和逻辑地址查找逻辑地址映射表,得到数据的物理地址A并将物理地址A送给物理地址解析模块;
(1.2)物理地址解析模块根据物理地址A打开NVM阵列相应的物理存储单元,准备读取;
(1.3)读写驱动及感应放大模块从NVM阵列中读出数据,检测数据后对数据进行纠错;
(1.4)判断数据是否有错误,若没有错误,将没有错误的数据返回给主机端后结束;否则,执行步骤(1.5);
(1.5)读写驱动及感应放大模块对数据进行纠错,并将纠错后的正确数据送给主机端,并统计数据的原始出错率,启动纠错回写机制;
(1.6)逻辑控制模块判断原始出错率是否超过预设的报警门限,若超过,则跳往步骤(1.9);否则,执行步骤(1.7);
(1.7)逻辑控制模块判断是否存在对物理地址A的写请求,如果有则读写驱动及感应放大模块删除纠错后的正确数据,并等待逻辑控制模块将新数据写入物理地址A,由逻辑控制模块将逻辑地址映射表中物理地址A对应的存储时间长度位改为1后结束;否则前往步骤(1.8);
(1.8)读写驱动及感应放大模块将纠错后的正确数据写回物理地址A存储,由逻辑控制模块将逻辑地址映射表中物理地址A对应的存储时间长度位改为1后结束;
(1.9)读写驱动及感应放大模块上报原始出错率超过报警门限,逻辑控制模块判断是否存在对物理地址A的写请求,如果有则前往执行(1.10),否则执行步骤(1.11);
(1.10)逻辑控制模块指定尚未存储数据的物理地址B,将需要写入的数据存入物理地址B中并将逻辑地址映射表中物理地址A修改为物理地址B,将物理地址B对应的存储时间长度位改为1,逻辑控制模块将物理地址A标记为坏地址,读写驱动及感应放大模块删除纠错后的正确数据后结束;
(1.11)由逻辑控制模块指定尚未存储数据的物理地址B,将完成纠错的正确数据存入物理地址B中并将逻辑地址映射表中物理地址A修改为物理地址B,将物理地址B对应的存储时间长度位改为1,逻辑控制模块将物理地址A标记为坏地址后结束;
(2)采用定期扫描数据巡检方式对长期未被读取的数据进行扫描搬移,在数据扫描搬移过程中按照步骤(1)所述方法完成数据纠错。
2.根据权利要求1所述的一种基于纠错回写技术提升非易失存储器性能的方法,其特征在于:所述步骤(2)的步骤如下:
(2.1)逻辑控制模块定期扫描逻辑地址映射表,扫描时间间隔是预设的;
(2.2)判断逻辑地址映射表中的每一个逻辑地址对应的存储时间长度位是否达到时间长度位上限值,当所述存储时间长度位小于所述时间长度位上限值时,将该逻辑地址对应的存储时间长度位加1后则跳往步骤(2.7),当所述存储时间长度位大于或等于所述时间长度位上限值时,执行步骤(2.3);
(2.3)读写驱动及感应放大模块将该逻辑地址对应的数据读出,并进行ECC纠错后统计该数据的原始出错率;
(2.4)判断原始出错率是否超过报警门限,若超过,则跳往步骤(2.6),否则执行步骤(2.5);
(2.5)将纠错后的正确数据写回原地址,并将该数据的逻辑地址对应的存储时间长度位改为1后跳往步骤(2.7);
(2.6)逻辑控制模块指定尚未存储数据的物理地址,将完成纠错的正确数据存入指定的物理地址中后修改逻辑地址映射表中的逻辑地址与物理地址映射关系,并将该数据的逻辑地址对应的存储时间长度位改为1,跳往步骤(2.7);
(2.7)继续扫描逻辑地址映射表中下一个逻辑地址,直至逻辑地址映射表中所有逻辑地址均被扫描完毕后结束。
3.根据权利要求2所述的一种基于纠错回写技术提升非易失存储器性能的方法,其特征在于:所述步骤(2.2)的时间长度位上限值为预设的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中电海康集团有限公司;浙江驰拓科技有限公司,未经中电海康集团有限公司;浙江驰拓科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610605230.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:SDK接入系统和方法
- 下一篇:定位异常数据的异常起源的方法和装置