[发明专利]用于从其背面检测集成电路的半导体衬底的薄化的方法和对应的集成电路

说明书

用于从其背面检测集成电路的半导体衬底的薄化的方法，包括测量表示位于绝缘区域(RIS)和下方衬底区域(CS)之间界面处两个导电接触(C1，C2)的端部(EX11，EX21)之间电阻的物理量，所述两个导电接触(C1，C2)至少部分地延伸进入所述绝缘区域(RIS)中。

技术领域

本发明涉及集成电路，并且更具体地涉及从其背面检测集成电路衬底的潜在薄化。

背景技术

必须尽可能针对攻击(特别是被设计用于发现所存储的数据的攻击)保护集成电路，特别是装备具有包含敏感信息的存储器的那些集成电路。

一个可能的攻击可以由例如借由激光束而实现的聚焦的离子束(FIB－聚焦离子束)而实现。

当由犯罪者以如此方式从其背面薄化集成电路的衬底以便尽可能靠近形成在其正面上的集成电路的部件时该攻击的效率增大。

发明内容

根据一个实施例及其实施方式，因此提供了一种从其背面检测集成电路的衬底的可能薄化的方法，这是易于实施的并且在所占据表面积方面是特别紧凑小型化的。

因此，应用有利地提供了由集成电路的绝缘区域、例如“浅沟槽隔离(使用缩写STI)”类型的绝缘区域所占据的空间，以便于形成导电接触，导电接触的端部将出现在下方衬底区域中，以便于能够测量表示在这两个端部之间的电阻的量。

延伸进入绝缘区域中的这两个接触的形成对于由集成电路所占据的表面区域没有影响。此外，当薄化衬底直至其非常接近或者甚至到达时，绝缘区域将导致在这两个接触之间电阻的增大，这将是易于可测量的。

同样有利的是，由与用于制造集成电路的传统方法完美地兼容的方法而提供该接触的形成。

根据一个方面，提供了一种用于从其背面检测集成电路的半导体衬底的薄化的方法，包括测量表示在位于绝缘区域(例如浅沟槽隔离)与下方衬底区域之间的界面处的两个导电接触的端部之间电阻的物理量，两个导电接触至少部分地延伸进入所述绝缘区域中。

根据另一方面，提供了一种集成电路，包括半导体衬底，形成在衬底内的例如浅沟槽隔离类型的至少一个绝缘区域，以及包括至少部分地延伸进入所述绝缘区域中的两个导电接触的检测器，每个具有位于绝缘区域与下方衬底区域之间的界面处的第一端部，以及第二端部；两个第二端部旨在连接至集成电路，优选地被并入集成电路中，被配置用于递送表示两个第一端之间电阻值的电信号。

根据一个实施例，集成电路通常包括位于衬底顶部上的电介质层(由本领域技术人员已知为用于前金属电介质的缩写PMD)以及位于电介质层顶部上的至少第一金属化层。两个导电接触继而也延伸进入电介质层中，它们的第二端部通向第一金属化层。

通常，集成电路包括从衬底突出的数个部件。这是例如用于晶体管栅极区域的情形。这些晶体管可以是具有各种栅极氧化物厚度的单栅极晶体管，或者另外是诸如用于非易失性存储器的那些(FLASH或EEPROM存储器)的双栅极晶体管。

集成电路接着通常包括刻蚀停止层(称作CESL：接触刻蚀停止层)，显著地覆盖了部件的突出部分并且一方面位于所述介质层与所述绝缘区域之间并且另一方面位于衬底和所述绝缘区域之间。额外的导电接触随后通过刻蚀停止层与部件的一些突出部分以及与衬底的硅化区域(包括金属硅化物的区域)形成接触。

此外，用于标识可能的衬底薄化的所述两个导电接触也穿过所述刻蚀停止层。

根据另一方面，提供了一种用于形成如此前所限定的集成电路的两个导电接触的方法，其中用于形成这两个接触的刻蚀操作等同于用于形成所述额外接触的那些操作。

更具体地，根据其中半导体衬底包括硅的一个实施例，所述刻蚀操作包括相对于硅并且相对于硅化区域的金属硅化物是选择性的、被设计用于对刻蚀停止层刻蚀的最终刻蚀步骤，该最终刻蚀步骤是也允许刻蚀绝缘区域材料的定时刻蚀工艺，刻蚀时间根据所述绝缘区域深度而确定。