[发明专利]用于从其背面检测集成电路的半导体衬底的薄化的方法和对应的集成电路

权利要求书

1.一种用于从其背面检测集成电路的半导体衬底的薄化的方法，包括测量表示在所述衬底内形成的、位于绝缘区域(RIS)与下方衬底区域(CS)之间的界面处的检测器的两个导电接触(C1，C2)的第一端部(EX11，EX21)之间的电阻的物理量，所述两个导电接触(C1，C2)至少部分地延伸至所述绝缘区域(RIS)中；

其中所述两个导电接触(C1，C2)中的每个导电接触包括第二端部，所述第二端部被设计用以连接至被配置用于递送表示两个第一端部之间的电阻值的电信号的电路。

2.一种集成电路，包括：

半导体衬底(SB)，

形成在所述衬底内的至少一个绝缘区域(RIS)，以及

检测器(DT)，所述检测器包括至少部分地延伸至所述绝缘区域中的两个导电接触(C1，C2)，所述两个导电接触均具有位于所述绝缘区域(RIS)与下方衬底区域(CS)之间的界面处的第一端部(EX11，EX21)，以及第二端部(EX12，EX22)，两个第二端部(EX11，EX21)被设计用以连接至被配置用于递送表示两个第一端部(EX11，EX21)之间的电阻值的电信号(S)的电路(3)。

3.根据权利要求2所述的集成电路，进一步包括位于所述衬底的顶部上的电介质层(2)，以及位于所述电介质层的顶部上的至少第一金属化层(M1)，所述两个导电接触(C1，C2)也延伸至所述电介质层中，它们的第二端部通向所述第一金属化层。

4.根据权利要求3所述的集成电路，进一步包括从所述衬底的表面突出的若干部件(T1，T2)，覆盖所述部件的突出部分并且位于所述电介质层(2)与所述衬底(SB)和所述绝缘区域(RIS)之间的刻蚀停止层(1)，额外的导电接触与所述部件的所述突出部分接触、并且通过所述刻蚀停止层(1)与所述衬底的硅化区域(ZS3，ZS4，ZS5)接触，并且所述两个导电接触(C1，C2)也穿过所述刻蚀停止层(1)。

5.根据权利要求2至4中任一项所述的集成电路，其中，所述至少一个绝缘区域(RIS)是浅沟槽隔离。

6.根据权利要求2至4中任一项所述的集成电路，其中，所述电路(3)被并入所述集成电路中。

7.根据权利要求2所述的集成电路，其中，所述半导体衬底被掺杂为第一导电类型，以及下置的半导体衬底区域被掺杂为与所述第一导电类型相反的第二导电类型。

8.一种用于形成根据权利要求5所述的集成电路的两个导电接触的方法，其中用于形成这两个接触的刻蚀操作(GV1，GV2，GV3，GV4)等同于用于形成所述额外的接触的那些操作。

9.根据权利要求8所述的方法，其中，所述半导体衬底包括硅，所述刻蚀操作包括最终刻蚀步骤(GV4)，相对于所述硅以及相对于所述硅化区域的金属硅化物是选择性的，被设计用于刻蚀所述刻蚀停止层(1)，该最终刻蚀步骤是定时刻蚀工艺，也实现刻蚀所述绝缘区域的材料，刻蚀时间根据所述绝缘区域的高度(h)而确定。

10.一种集成电路，包括：

第一导电类型的半导体衬底；

在所述半导体衬底中形成的绝缘区域；

在所述绝缘区域下方的半导体衬底的掺杂区域，所述掺杂区域被掺杂为与所述第一导电类型相反的第二导电类型；

第一金属接触，延伸穿过所述绝缘区域以形成与所述半导体衬底的掺杂区域的第一接触；

第二金属接触，延伸穿过所述绝缘区域以形成与所述半导体衬底的掺杂区域的第二接触；以及

电路，由所述半导体衬底支撑，其耦合至所述第一金属接触和所述第二金属接触中的至少一个，所述电路被配置成感测在所述第一接触和所述第二接触之间的所述半导体衬底的掺杂区域的电阻的改变。

11.根据权利要求10所述的集成电路，其中所述电路包括比较器电路，所述比较器电路具有耦合至所述第一金属接触和所述第二金属接触中的所述至少一个的第一输入。