[发明专利]存储器读取电路及其读取方法

权利要求书

1.一种存储器读取电路，其特征在于，包括：

存储器，包括阵列分布的存储单元；

依次与每一列的存储单元连接的多条位线；

比较器，包括正输入端和负输入端，所述多条位线依次交替连接至所述正输入端和所述负输入端；

地址译码器，所述地址译码器包括多个地址译码单元，每条位线上的所述存储单元通过一个所述地址译码单元与所述比较器连接，每两个相邻的地址译码单元连接相同的地址译码信号，且与所述两个相邻的地址译码单元连接的两个存储单元的逻辑状态相反。

2.如权利要求1所述的存储器读取电路，其特征在于，所述存储器读取电路还包括依次与每一行的存储单元连接的多条字线，同一行的所述存储单元连接同一条字线。

3.如权利要求2所述的存储器读取电路，其特征在于，所述存储单元包括串联在每条位线上的第一PMOS晶体管和第二PMOS晶体管，所述第一PMOS晶体管的源极连接所述地址译码单元，所述第一PMOS晶体管的漏极连接所述第二PMOS晶体管的源极，所述第一PMOS晶体管的栅极连接所述字线，所述第二PMOS晶体管的漏极连接第一电源端，所述第二PMOS晶体管的栅极连接控制栅极线。

4.如权利要求1所述的存储器读取电路，其特征在于，所述地址译码单元包括串联在每条位线上的第三PMOS晶体管和第四PMOS晶体管，且每两个相邻的第三PMOS晶体管的栅极连接相同的第一地址译码信号，每两个相邻的第四PMOS晶体管的栅极连接相同的第二地址译码信号，所述第三PMOS晶体管的源极连接所述比较器，所述第三PMOS晶体管的漏极连接所述第四PMOS晶体管的源极，所述第四PMOS晶体管的漏极连接所述存储单元。

5.如权利要求1所述的存储器读取电路，其特征在于，还包括等电位电路，所述等电位电路连接于所述正输入端和所述负输入端之间，以使得所述正输入端和所述负输入端的电位相等。

6.如权利要求5所述的存储器读取电路，其特征在于，所述等电位电路包括第五PMOS晶体管，所述第五PMOS晶体管的漏极连接所述正输入端，所述第五PMOS晶体管的源极连接所述负输入端，所述第五PMOS晶体管的栅极连接一等电位控制信号。

7.如权利要求5所述的存储器读取电路，其特征在于，所述等电位电路包括第五PMOS晶体管和第一NMOS晶体管，所述第五PMOS晶体管的漏极连接所述第一NMOS晶体管的源极，所述第一NMOS晶体管的源极连接所述负输入端，所述第五PMOS晶体管的源极连接所述第一NMOS晶体管的漏极，所述第五PMOS晶体管的源极连接所述正输入端，所述第五PMOS晶体管的栅极连接一等电位控制信号，所述第一NMOS晶体管的栅极连接反相的等电位控制信号。

8.如权利要求1所述的存储器读取电路，其特征在于，还包括预充电电路，所述预充电电路连接于所述正输入端和所述负输入端之间，用于对所述正输入端和所述负输入端进行充电。

9.如权利要求8所述的存储器读取电路，其特征在于，所述预充电电路包括连接于第二电源端与所述正输入端之间的第六PMOS晶体管，以及连接于所述第二电源端和所述负输入端之间的第七PMOS晶体管。

10.如权利要求9所述的存储器读取电路，其特征在于，所述第六PMOS晶体管的栅极和所述第七PMOS晶体管的栅极连接充电控制信号，所述第六PMOS晶体管的源极和所述第七PMOS晶体管的源极连接所述第二电源端。

11.如权利要求10所述的存储器读取电路，其特征在于，所述预充电电路还包括钳位电路，所述钳位电路包括第二NMOS晶体管和第三NMOS晶体管，所述第二NMOS晶体管的漏极连接所述第六PMOS晶体管的漏极，所述第三NMOS晶体管的漏极连接所述第七PMOS晶体管的漏极，所述第二NMOS晶体管的栅极和所述第三NMOS晶体管的栅极连接钳位控制信号，所述第二NMOS晶体管的源极连接所述正输入端，所述第三NMOS晶体管的源极连接所述负输入端。