[发明专利]一种半导体器件及制备方法、电子装置

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。

背景技术

集成电路制造技术是一个复杂的工艺，技术更新很快。表征集成电路制造技术的一个关键参数为最小特征尺寸，即关键尺寸(critical dimension，CD)，随着半导体技术的不断发展器件的关键尺寸越来越小，正是由于关键尺寸的减小才使得每个芯片上设置百万个器件成为可能。

随着半导体器件尺寸的不断缩小，接触孔的尺寸也越来越小，导致层间介电层的厚度更厚，以适应所述尺寸较小的接触孔的深宽比。其中，所述接触孔的金属蚀刻中通常会形成的凹陷，使得所述接触孔与金属栅极之间的距离减小，从而使器件的性能降低。

此外，在FinFET器件中，在所述金属栅极的两侧形成的接触孔与其他金属栅极之间平行，而且距离较近，给器件的可靠性带来很大的挑战，例如很容易发送漏电流等问题。

因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：

提供半导体衬底，在所述半导体衬底上形成有鳍片以及位于所述鳍片上的金属栅极，所述金属栅极至少包括位于顶部的导电层，所述金属栅极的侧壁上形成有间隙壁；

回蚀刻所述导电层，以在所述间隙壁之间形成凹槽；

在所述凹槽中沉积覆盖层，以覆盖所述凹槽的侧壁和底部；

循环执行沉积所述覆盖层的步骤至完全填充所述凹槽为止，以形成接触孔蚀刻停止层。

可选地，循环执行2-6次沉积所述覆盖层的步骤，以完全填充所述凹槽。

可选地，沉积所述覆盖层的方法包括先执行原子层沉积，最后执行化学气相沉积。

可选地，所述方法还进一步包括平坦化所述覆盖层至所述间隙壁的步骤。

可选地，所述方法还进一步包括在所述金属栅极的上方或外侧形成接触孔的步骤。

可选地，所述方法还进一步包括在所述接触孔上方形成金属层的步骤。

本发明还提供了一种半导体器件，所述半导体器件包括：

半导体衬底；

鳍片，位于所述半导体衬底上；

金属栅极，位于所述鳍片上方，所述金属栅极的侧壁上形成有间隙壁，所述金属栅极的顶部为导电层，在所述导电层上方以及所述间隙壁之间形成有凹槽；

覆盖层叠层，包括若干层覆盖层，完全填充所述凹槽。

可选地，所述覆盖层叠层包括2-6层所述覆盖层。

可选地，所述半导体器件还包括：

接触孔，位于所述覆盖层叠层的上方。

本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。

本发明再一方面提供一种电子装置，包括前述的半导体器件。

为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法中在回蚀刻所述金属栅极之后，在所述凹槽中通过循环多次沉积所述覆盖层的方法填充蚀刻所述金属栅极之后形成的凹槽，以作为后续工艺中的接触孔蚀刻停止层，通过所述方法可以改善接触孔与金属栅极之间漏电流，同时改善所述器件的可靠性，进一步提高所述半导体器件的良率和性能。

本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了本发明所述半导体器件的制备工艺流程图；

图2a-2e示出了本发明所述半导体器件的制备方法依次实施所获得结构的剖面示意图；

图3示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。