[发明专利]倒台面栅IGBT结构及其制作方法

说明书

技术领域

本发明涉及半导体器件领域，尤其涉及一种倒台面栅IGBT结构及其制作方法。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)的元胞存在栅集寄生电容，它会导致IGBT在开关过程中易受电磁干扰影响，使栅电压出现振荡，进而使IGBT开关性能变差。普通的IGBT元胞典型结构如图1所示，它的整个氧化层a的厚度均匀为t。氧化层a可以分为两部分，沟道上方的氧化层b的厚度决定了IGBT阈值电压的大小，而两基区间的氧化层c的厚度则决定了栅集寄生电容的大小。由于IGBT阈值电压的限制，t取值只能维持在100nm到150nm之间，但是如果两基区间的氧化层c厚度太小，会导致其栅集寄生电容较大。

发明内容

本发明提供一种倒台面栅IGBT结构及其制作方法，用以解决现有技术中不能在减小栅集寄生电容的同时保持阈值电压不变的技术问题。

本发明一方面提供一种倒台面栅IGBT结构，包括：

半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的倒台面，倒台面为上宽下窄结构，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐，半导体衬底表面在部分第一源区和部分第二源区之间覆盖有氧化层，且倒台面被氧化层填充。

进一步的，倒台面中氧化层的厚度为半导体衬底表面覆盖的氧化层厚度的2倍到20倍。

进一步的，元胞区还包括多晶硅层，所述多晶硅层覆盖在氧化层上。

进一步的，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖多晶硅层、部分第一源区和部分第二源区，第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。

进一步的，还包括位于半导体衬底背面的发射区和覆盖发射区的第二金属层。

进一步的，第一源区、第二源区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区和发射区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。

本发明另一方面提供一种倒台面栅IGBT制作方法，包括：

步骤101，在半导体衬底表面内形成倒台面结构，倒台面结构被氧化层填满，其中，倒台面结构上宽下窄，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐；

步骤102，在半导体衬底表面和倒台面上表面依次生长氧化层、淀积多晶硅层；

步骤103，对倒台面两侧的部分氧化层、多晶硅层进行刻蚀，使刻蚀后剩余的氧化层覆盖倒台面及与倒台面相邻的两侧部分区域，多晶硅层覆盖在氧化层上；

步骤104，在倒台面两侧的半导体衬底表面内形成第一基区和第二基区，其中，第一基区和第二基区均与氧化层相接触；

步骤105，对第一基区进行第一源区注入，对第二基区进行第二源区注入，其中，第一源区、第二源区均与氧化层相接触。

进一步的，在步骤105之后还包括：

步骤106，在半导体衬底正面淀积钝化层，并对钝化层进行刻蚀，刻蚀后的钝化层覆盖多晶硅层、部分第一源区和部分第二源区；

步骤107，在半导体衬底正面淀积第一金属层，使第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。

进一步的，在步骤107之后还包括：

步骤108，在半导体衬底背面依次形成发射区和第二金属层，其中，第二金属层覆盖在发射区上。

本发明提供的倒台面栅IGBT结构及其制作方法，通过保持沟道上方的氧化层厚度不变，增大第一基区与第二基区之间氧化层的厚度，既可以保持阈值电压不变，又能大幅减小栅集寄生电容，降低IGBT开关过程中的电磁干扰。

附图说明

在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：

图1为普通的IGBT元胞典型结构；

图2为本发明实施例一提供的倒台面栅IGBT结构的结构示意图；

图3为本发明实施例二提供的倒台面栅IGBT结构的结构示意图；

图4为本发明实施例三提供的倒台面栅IGBT制作方法的流程示意图；

图5为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第一结构示意图；

图6为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第二结构示意图；

图7为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第三结构示意图；