[发明专利]晶体管的形成方法

说明书

本发明提供一种晶体管的形成方法，包括：形成基底；在所述基底中形成凹坑；在所述凹坑底部形成纳米材料层；在所述凹坑中的纳米材料层表面形成量子点，以在凹坑内形成沟道层。由于量子点对进入量子点的电子具有很强的束缚作用，从而能够减少沟道漏电流，改善晶体管性能。且电子在电压的作用下能够利用隧穿效应从一个量子点跳跃到另一个量子点，从而实现晶体管器件的导通，这种方向单一的电子移动方式能够降低能够损耗，提供半导体结构性能。此外，量子点为准零维的纳米材料，尺寸较小，有利于减小晶体管尺寸。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的应用越来越广泛。半导体器件的广泛应用也给半导体器件的性能提出了更高要求。半导体器件正在向着高质量、高集成度的方向发展。

随着平面晶体管集成度的提高，栅极尺寸逐渐缩小，导致栅极对沟道的控制作用下降，从而引起漏电流的增加。为了在提高晶体管集成度的同时，减小晶体管的漏电流，鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)被引入。鳍式场效应晶体管的栅极成类似鱼鳍的叉状3D架构。鳍式场效应晶体管的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧，从而能够增加栅极对鳍部的控制减少漏电流。

然而，半导体器件特征尺寸已经接近了极限值，很难进一步缩小，且半导体晶体管由于产生的热量较多，容易出现能量浪费。此外，半导体晶体管仍然存在漏电等不良的问题。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，能够降低晶体管的漏电流，减小能量浪费。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：形成基底；在所述基底中形成凹坑；在所述凹坑底部形成纳米材料层；在所述凹坑中的纳米材料层表面形成量子点，以在凹坑内形成沟道层。

可选的，所述纳米材料层为纳米管。

可选的，所述纳米材料层的材料为氮化硼纳米管。

可选的，所述纳米材料层的材料为纳米管；所述纳米管的直径为20nm～80nm。

可选的，所述量子点的材料为金、铝、钴或镍。

可选的，所述凹坑为条形，所述凹坑的宽度为20nm～80nm；或者，所述凹坑为圆形，所述凹坑的直径为20nm～80nm。

可选的，形成基底的步骤包括：提供初始衬底；对所述初始衬底进行图形化，形成衬底和位于所述衬底上的鳍部；在所述鳍部之间的初始衬底上形成隔离结构，所述隔离结构覆盖所述鳍部部分侧壁，暴露出所述鳍部顶部。

可选的，在所述基底中形成凹坑的步骤包括：在所述鳍部表面和所述隔离结构上形成催化层，所述催化层用于增加鳍部的刻蚀速率；在形成催化层之后，对所述鳍部进行刻蚀，形成所述凹坑。

可选的，对所述鳍部进行刻蚀的工艺包括各向同性湿法刻蚀；所述各向同性湿法刻蚀的反应物包括：乙酸、氢氟酸和双氧水。

可选的，所述催化层的材料为金、银、钯或铂。

可选的，形成纳米材料层的工艺包括外延生长或激光烧蚀法。

可选的，形成量子点的步骤包括：在所述基底上形成牺牲层；图形化所述牺牲层形成柱形孔，所述柱形孔暴露出部分所述凹坑中的纳米材料层表面；在所述牺牲层表面和所述柱形孔中形成纳米膜；去除所述牺牲层和所述牺牲层表面的纳米膜，保留所述柱形孔中的纳米膜形成纳米点；对所述纳米点进行收缩处理，形成量子点。

可选的，所述纳米膜的材料为金、铝、钴或镍。