[发明专利]一种阻抗衰减缓冲器及低压差线性稳压器

说明书

技术领域

本发明属于电子电路技术领域，尤其涉及一种阻抗衰减缓冲器及低压差线性稳压器。

背景技术

低压差线性稳压器(Low dropout regulator，LDO)相对于传统的稳压器来说，其具有更稳定的输出电压和更小的波纹，因此，在电源管理电路中，是一个非常重要的模块。为了使LDO具有快速的时间相应，并且在轻载重载变化时波纹较小，现有的LDO中都会引入一个阻抗衰减缓冲器buffer，如图1所示，该阻抗衰减缓冲器buffer连接在误差放大器EA和匹配管Q之间，其作用就是衰减阻抗，以实现零极点的调节，让系统的传统函数在负载变化很大的情况下都有很好的相位预度和频率响应。而为了使LDO的输出更加稳定，一般在误差放大器EA和匹配管Q1之间还会接一个密勒电容Cc，用来进行频率补偿。

为了达到LDO的性能指标，一般情况下，密勒电容Cc的值都会比较大，而在CMOS工艺中，大电容需要比较大的面积，这样会导致芯片的面积增大，并且会增加成本。

发明内容

本发明实施例的目的在于提供一种阻抗衰减缓冲器及低压差线性稳压器，旨在解决传统的LDO中密勒电容的值较大而占用较大的面积，导致芯片面积增大，成本增加的问题。

本发明实施例是这样实现的，一种阻抗衰减缓冲器，所述阻抗衰减缓冲器连接在误差放大器和匹配管之间，所述误差放大器和所述匹配管之间还接有密勒电容Cc，所述阻抗衰减缓冲器包括补偿电容C0，所述补偿电容C0连接在所述阻抗衰减缓冲器的输入端和地之间，所述补偿电容C0与所述密勒电容Cc共同构成补偿电路以实现频率补偿。

进一步的，所述阻抗衰减缓冲器还包括：

PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4、PMOS管Q5和开关管；

所述NMOS管Q2的漏极、所述PMOS管Q1的漏极、所述PMOS管Q1的源极、所述PMOS管Q1的栅极、所述PMOS管Q3的源极、所述PMOS管Q5的栅极及所述PMOS管Q5的源极共接于电源，所述PMOS管Q3的栅极为所述阻抗衰减缓冲器的输入端，所述PMOS管Q3的源极与所述PMOS管Q5的漏极共接于所述开关管的高电位端，所述PMOS管Q3的漏极与所述NMOS管Q4的漏极共接于所述开关管的控制端，所述NMOS管Q4的源极、所述开关管的低电位端及所述NMOS管Q2的源极共接于地，所述NMOS管Q4的栅极与所述NMOS管Q2的栅极共接于所述NMOS管Q2的漏极。

进一步的，所述开关管采用NMOS管Q6，所述NMOS管Q6的漏极为所述开关管的高电位端，所述NMOS管Q6的源极为所述开关管的低电位端，所述NMOS管Q6的栅极为所述开关管的控制端。

进一步的，所述开关管采用NPN型三极管Q7，所述NPN型三极管Q7的集电极为所述开关管的高电位端，所述NPN型三极管Q7的发射极为所述开关管的低电位端，所述NPN型三极管Q7的基极为所述开关管的控制端。

本发明还提供了一种低压差线性稳压器，所述低压差线性稳压器包括误差放大器、阻抗衰减缓冲器和匹配管，所述阻抗衰减缓冲器连接在所述误差放大器和所述匹配管之间，所述误差放大器和所述匹配管之间还接有密勒电容Cc，所述阻抗衰减缓冲器包括补偿电容C0，所述补偿电容C0连接在所述阻抗衰减缓冲器的输入端和地之间，所述补偿电容C0与所述密勒电容Cc共同构成补偿电路以实现频率补偿。

进一步的，所述阻抗衰减缓冲器还包括：

PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4、PMOS管Q5和开关管；

所述NMOS管Q2的漏极、所述PMOS管Q1的漏极、所述PMOS管Q1的源极、所述PMOS管Q1的栅极、所述PMOS管Q3的源极、所述PMOS管Q5的栅极及所述PMOS管Q5的源极共接于电源，所述PMOS管Q3的栅极为所述阻抗衰减缓冲器的输入端，所述PMOS管Q3的源极与所述PMOS管Q5的漏极共接于所述开关管的高电位端，所述PMOS管Q3的漏极与所述NMOS管Q4的漏极共接于所述开关管的控制端，所述NMOS管Q4的源极、所述开关管的低电位端及所述NMOS管Q2的源极共接于地，所述NMOS管Q4的栅极与所述NMOS管Q2的栅极共接于所述NMOS管Q2的漏极。

进一步的，所述开关管采用NMOS管Q6，所述NMOS管Q6的漏极为所述开关管的高电位端，所述NMOS管Q6的源极为所述开关管的低电位端，所述NMOS管Q6的栅极为所述开关管的控制端。