[发明专利]一种阻抗衰减缓冲器及低压差线性稳压器

权利要求书

1.一种阻抗衰减缓冲器，所述阻抗衰减缓冲器连接在误差放大器和匹配管之间，所述误差放大器和所述匹配管之间还接有密勒电容Cc，其特征在于，所述阻抗衰减缓冲器包括补偿电容C0，所述补偿电容C0连接在所述阻抗衰减缓冲器的输入端和地之间，所述补偿电容C0与所述密勒电容Cc共同构成补偿电路以实现频率补偿；

所述阻抗衰减缓冲器还包括：PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4、PMOS管Q5和开关管；

所述NMOS管Q2的漏极、所述PMOS管Q1的漏极、所述PMOS管Q1的源极、所述PMOS管Q1的栅极、所述PMOS管Q3的源极、所述PMOS管Q5的栅极及所述PMOS管Q5的源极共接于电源，所述PMOS管Q3的栅极为所述阻抗衰减缓冲器的输入端，所述PMOS管Q3的源极与所述PMOS管Q5的漏极共接于所述开关管的高电位端，所述PMOS管Q3的漏极与所述NMOS管Q4的漏极共接于所述开关管的控制端，所述NMOS管Q4的源极、所述开关管的低电位端及所述NMOS管Q2的源极共接于地，所述NMOS管Q4的栅极与所述NMOS管Q2的栅极共接于所述NMOS管Q2的漏极。

2.如权利要求1所述的阻抗衰减缓冲器，其特征在于，所述开关管采用NMOS管Q6，所述NMOS管Q6的漏极为所述开关管的高电位端，所述NMOS管Q6的源极为所述开关管的低电位端，所述NMOS管Q6的栅极为所述开关管的控制端。

3.如权利要求1所述的阻抗衰减缓冲器，其特征在于，所述开关管采用NPN型三极管Q7，所述NPN型三极管Q7的集电极为所述开关管的高电位端，所述NPN型三极管Q7的发射极为所述开关管的低电位端，所述NPN型三极管Q7的基极为所述开关管的控制端。

4.一种低压差线性稳压器，所述低压差线性稳压器包括误差放大器、阻抗衰减缓冲器和匹配管，所述阻抗衰减缓冲器连接在所述误差放大器和所述匹配管之间，所述误差放大器和所述匹配管之间还接有密勒电容Cc，其特征在于，所述阻抗衰减缓冲器包括补偿电容C0，所述补偿电容C0连接在所述阻抗衰减缓冲器的输入端和地之间，所述补偿电容C0与所述密勒电容Cc共同构成补偿电路以实现频率补偿；

所述阻抗衰减缓冲器还包括：PMOS管Q1、NMOS管Q2、PMOS管Q3、NMOS管Q4、PMOS管Q5和开关管；

所述NMOS管Q2的漏极、所述PMOS管Q1的漏极、所述PMOS管Q1的源极、所述PMOS管Q1的栅极、所述PMOS管Q3的源极、所述PMOS管Q5的栅极及所述PMOS管Q5的源极共接于电源，所述PMOS管Q3的栅极为所述阻抗衰减缓冲器的输入端，所述PMOS管Q3的源极与所述PMOS管Q5的漏极共接于所述开关管的高电位端，所述PMOS管Q3的漏极与所述NMOS管Q4的漏极共接于所述开关管的控制端，所述NMOS管Q4的源极、所述开关管的低电位端及所述NMOS管Q2的源极共接于地，所述NMOS管Q4的栅极与所述NMOS管Q2的栅极共接于所述NMOS管Q2的漏极。

5.如权利要求4所述的低压差线性稳压器，其特征在于，所述开关管采用NMOS管Q6，所述NMOS管Q6的漏极为所述开关管的高电位端，所述NMOS管Q6的源极为所述开关管的低电位端，所述NMOS管Q6的栅极为所述开关管的控制端。

6.如权利要求4所述的低压差线性稳压器，其特征在于，所述开关管采用NPN型三极管Q7，所述NPN型三极管Q7的集电极为所述开关管的高电位端，所述NPN型三极管Q7的发射极为所述开关管的低电位端，所述NPN型三极管Q7的基极为所述开关管的控制端。