[发明专利]氮化硅薄膜去除方法及半导体器件的制作方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种氮化硅薄膜去除方法及半导体器件的制作方法。

背景技术

在半导体器件的制作过程中常常会采用外延工艺形成源漏极来提高应力作用，以提高载流子迁移率，从而提高半导体器件的性能。例如通常在PMOS器件中形成选择性外延硅锗(SiGe)来在PMOS沟道上形成高的压应变，以提高空穴的迁移率。而随着半导体器件尺寸的进一步缩小，在NMOS器件中采用形成外延磷化硅(SiP)来提高器件性能。在进行SiP外延工艺时，需要使用遮蔽层来遮蔽不需要进行外延生长的区域，例如使用氮化硅，然后当SiP外延工艺完成之后再去除氮化硅遮蔽层。这是一个难度很大的工艺，因为有许多要求，比如SiGe和SiP的零损失和零损伤。

然而，由于SiP刻蚀速率比Si快很多，在去除氮化硅的过程中，很容易造成SiGe损伤和SiP的损失。因此，需要提出一种半导体器件的制作方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种氮化硅薄膜的去除方法，其中，在使用刻蚀工艺去除氮化硅薄膜时，使用可以实现氮化硅对多晶硅和/或磷化硅高选择性的刻蚀气体，其中所述氮化硅 对多晶硅和/或磷化硅的选择性高于50。

优选地，所述刻蚀气体为C₅H₇F和氧气的混合气体。

优选地，所述C₅H₇F的流速为2～50sccm。

优选地，所述C₅H₇F的流速为8sccm。

优选地，所述氧气的流速为0或大于30sccm。

优选地，其特征在于，在去除所述氮化硅薄膜时使用远程等离子体刻蚀工艺。

本发明提出的氮化硅薄膜的去除方法，可以实现氮化硅对多晶硅和/或磷化硅的高选择性，并且可以减少对已形成器件层造成的损伤和损失。

本发明另一方面提供一种采用半导体器件的制作方法，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的氮化硅薄膜；以所述图形化的氮化硅薄膜作为遮蔽层来进行后续工艺；使用上述的氮化硅薄膜去除方法去除所述图形化的氮化硅薄膜。

示例性地，所述后续工艺为蚀刻工艺、离子注入工艺或选择性外延生长工艺。

示例性地，所述后续工艺为选择性外延磷化硅工艺。

示例性地，所述半导体衬底包括NMOS器件区域和PMOS器件区域，在所述NMOS器件区域和PMOS器件区域的半导体衬底上均形成有含硅鳍片，在所述NMOS器件区域和PMOS器件区域的所述含硅鳍片上形成有栅极，在所述NMOS器件区域的所述栅极两侧形成所述选择性外延磷化硅作为所述NMOS器件的源漏极，在所述PMOS器件区域的所述栅极两侧形成所述选择性外延硅锗作为所述PMOS器件的源漏极。

本发明提出的半导体器件的制作方法，利用上述氮化硅薄膜去除方法，因而可以实现氮化硅对多晶硅和/或磷化硅的高选择性，因而不会对已经形成的诸如多晶硅、磷化硅等器件层造成损失和损伤。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了SSY525和CH₃F实现的氮化硅对多晶硅的选择性图示；

图2示出一种远程等离子体刻蚀工艺的原理示意图；

图3示出了根据本发明的半导体器件一实施方式的半导体器件制作方法的步骤流程图；

图4A～图4B示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。