[发明专利]整流器件、整流器件的制造方法及ESD保护器件

说明书

本发明公开了一种整流器件、整流器件的制造方法及ESD保护器件。所述整流器件，包括：半导体衬底，所述半导体衬底的掺杂类型为P型；位于半导体衬底上的外延半导体层，所述外延半导体层的掺杂类型为N型；以及位于外延半导体层中的第一掺杂区，所述第一掺杂区为N型，其中，所述半导体衬底和所述外延半导体层分别作为所述整流器件的阳极和阴极，并且所述整流器件还包括在所述阴极中形成反向PN结或反向肖特基势垒。本发明在整流器件的阴极中形成反向偏置的PN结或反向肖特基势垒以减小二极管在高电压下的寄生电容，进而提高ESD保护器件在高电压下的响应速度。

技术领域

本发明涉及半导体器件及其制造方法，更具体地，涉及整流器件、整流器件的制造方法及ESD保护器件。

背景技术

静电放电(ESD)是集成电路芯片与外部物体之间的电荷释放和转移现象。由于在短时间释放大量电荷，因此ESD产生的能量远高于芯片的承受能力，可能导致芯片的功能暂时失效甚至永久损坏。在芯片制造过程中，可以采用防静电手环或防静电服减小ESD的损害。在芯片制造完成之后，由于芯片的使用环境差异大，因此芯片很容易受到与外部物体之间的静电放电的影响。在芯片中设备ESD保护器件以提供静电释放路径，可以为芯片自身提供有效的保护，从而提供集成电路芯片的可靠性和使用寿命。

在现代的电子产品(例如智能手机、笔记本电脑、平板电脑和LED显示器等)中，安装在印刷电路板(PCB)上的高速数据端口，例如HDMI、USB、DVI等，广泛地采用ESD保护器件提供保护。这些ESD保护器件或者是分立器件，或者集成成芯片内部。对于高速数据端口的保护，ESD保护器件必须具有高响应速度。ESD保护器件的响应速度主要受到自身电容的影响。为了提高响应速度，优选地将ESD保护器件的电容设置为小于0.5pF。进一步地，ESD保护器件还应当具有高静电放电能力。

可以基于多种电路结构实现ESD保护器件。图1示出一种ESD保护器件的示意性电路结构。该ESD保护器件包括串联连接在输入输出端I/O和接地端GND之间的齐纳二极管DZ和整流二极管D1。输入输出端I/O例如是高速数据端口中的端子。在ESD保护器件的断开状态，输入输出端I/O用于数据传输。在静电释放时，齐纳二极管DZ和整流二极管D1均导通，ESD保护器件处于导通状态，从而提供静电的放电路径。图2示出图1所示的ESD保护器件的寄生电容的等效电路。在ESD保护器件中，齐纳二极管DZ和整流二极管D1的寄生电容分别表示为CZ和C1。由于齐纳二极管DZ和整流二极管D1彼此串联连接，ESD保护器件的等效电容C(I/O-GND)＝C1*CZ/(C1+CZ)。整流二极管D1寄生电容C1远小于齐纳二极管CZ的等效电容CZ，从而可以显著减小ESD保护器件的寄生电容，例如减小两至三个数量级(orders ofmagnitude)。

上述ESD保护器件的等效电容C(I/O-GND)受到ESD保护器件两端电压V(I/O-GND)的影响。随着电压V(I/O-GND)的增加，等效电容C(I/O-GND)快速增加。结果，ESD保护器件在高电压下的响应速度显著减小。

因此，期望进一步减小ESD保护器件在高电压下的等效电容以提高响应速度。

发明内容

有鉴于此，本发明提供一种整流器件、整流器件的制造方法及ESD保护器件，其中在整流器件的阴极中形成反向偏置的PN结以减小二极管在高电压下的寄生电容，进而提高ESD保护器件在高电压下的响应速度。

根据本发明的一方面，提供一种整流器件，包括：半导体衬底，所述半导体衬底的掺杂类型为P型；位于半导体衬底上的外延半导体层，所述外延半导体层的掺杂类型为N型；以及位于外延半导体层中的第一掺杂区，所述第一掺杂区为N型，其中，所述半导体衬底和所述外延半导体层分别作为所述整流器件的阳极和阴极，并且所述整流器件还包括在所述阴极中形成反向PN结或反向肖特基势垒。

优选地，所述第一掺杂区相对于所述外延半导体层高掺杂。