[发明专利]行列互联的异构多核心类脑芯片及其使用方法

权利要求书

1.一种行列互联的异构多核心类脑芯片，其特征在于，所述类脑芯片包括多核心阵列区、输入模块、输出模块、控制模块及相应的输入引脚、输出引脚与控制引脚，其中：

所述多核心阵列区包括至少两个信号处理核心、至少两个信号传输核心、至少两条横向连线及至少两条纵向连线；所述信号处理核心占据相同编号的横向连线和纵向连线的交叉位置，并具有一个输入接口与一条所述横向连线相连，具有一个输出接口与所述纵向连线相连；所述信号传输核心占据不同编号的横向连线和纵向连线的交叉位置，并具有一个输入接口与所述纵向连线相连，具有一个输出接口与所述横向连线相连；

所述输入模块的输入接口连接芯片输入引脚及所述纵向连线，输出接口连接所述横向连线，并连接所述控制模块以获取控制信息；

所述输出模块的输入接口连接所述纵向连线，输出接口连接芯片的输出引脚，并连接所述控制模块以获取控制信息；

所述控制模块连接所述信号处理核心、信号传输核心、输入模块及输出模块，并通过芯片的控制引脚接收芯片外部的控制信息，根据所述控制信息产生相应的控制信号输出至所述信号处理核心、信号传输核心、输入模块或输出模块。

2.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述多核心阵列区包括n个信号处理核心、n²-n个信号传输核心、n条横向连线及n条纵向连线，其中，n为大于1的整数。

3.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述信号处理核心的输入接口及输出接口均为模拟信号接口。

4.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述信号处理核心将其输入接口所连接的横向连线稳定到预设电压，并将此时该输入接口的输入电流转变为电压信号，通过其输出接口输出到其所连接的纵向连线上。

5.根据权利要求4所述的行列互联的异构多核心类脑芯片，其特征在于：所述信号处理核心包括一运算放大电路；所述运算放大电路的正极输入接地；所述运算放大电路的负极输入分为两路，其中一路通过一具有固定阻值的转换电阻连接其输出，另一路通过一横向连线接入开关接入所述横向连线；所述运算放大电路的输出通过一纵向连线接入开关接入所述纵向连线。

6.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述信号传输核心的输入接口及输出接口均为模拟信号接口。

7.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述信号传输核心的输入接口的输入电阻大于1MΩ。

8.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述信号传输核心将其输入接口的输入电压转变为电流信号，通过其输出接口输出到其所连接的横向连线上。

9.根据权利要求8所述的行列互联的异构多核心类脑芯片，其特征在于：所述信号传输核心包括一二极管；所述二极管通过一可变电阻连接到一可控开关；所述可控开关包括第一连接点及第二连接点；所述第一连接点接入所述横向连线；所述第二连接点分为两路，其中一路通过一固定电阻接入所述横向连线，另外一路连接一MOS管的栅极；所述MOS管的源极通过一限流电阻接入固定电压，漏极接入所述横向连线。

10.根据权利要求9所述的行列互联的异构多核心类脑芯片，其特征在于：所述可变电阻选用相变存储器及忆阻器中的任意一种。

11.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述输入模块与芯片输入引脚连接的输入接口采用数字信号接口或模拟信号接口。

12.根据权利要求1所述的行列互联的异构多核心类脑芯片，其特征在于：所述输入模块将其输入接口获取的芯片输入信号生成一系列电压信号，并根据所述控制模块的控制信号，将这一系列电压信号转化为电流信号分别输出到每一条所述横向连线上。

13.根据权利要求12所述的行列互联的异构多核心类脑芯片，其特征在于：所述输入模块包括与所述控制模块相连的输入驱动电路、比对电路、输入选通交换电路及行操作驱动电路；所述输入驱动电路与所述比对电路相连，所述比对电路及所述行操作驱动电路均与所述输入选通交换电路连接。