[发明专利]一种抑制关态电流的隧穿场效应晶体管

说明书

该发明公开了一种抑制关态电流的隧穿场效应晶体管，属于超大规模集成电路领域中逻辑器件与电路领域。利用N型漏区或者P型源区与N型外延层之间的短接，共享高电位，从而使得N型埋层与N型源区或者P型漏区、本征区、P型衬底形成的PN结均为反偏，结果是降低原先器件源区下部由漏极电压控制的隧穿，此时的泄漏电流主要为N型外延层与N型源区或者P型漏区的反偏PN结电流，从而有效降低了小尺寸情况下隧穿场效应晶体管关态电流，此外，埋层可换成宽禁带材料，且避免该材料与硅接触引入二维电子气或极化电荷，则将会进一步降低反偏PN结电流。从而对漏极控制源区向本征区上隧穿进行抑制，以降低TFET的关态电流。

技术领域

本发明属于超大规模集成电路领域中逻辑器件与电路领域，涉及一种小尺寸隧穿场效应晶体管，具体涉及一种克服短沟道效应降低关态电流的纵向隧穿TFET器件。

技术背景

随着光刻，注入等工艺技术的进步，芯片的集成度越来越高，功耗密度也随之增大；而且，MOSFET器件的特征尺寸越来越小，短沟效应、GIDL(栅致漏极泄漏电流)变得严重，进一步使关态电流增大。因此，功耗问题的解决直接影响到芯片集成度的提高。

寻找漏电小的器件结构是解决集成电路静态功耗问题的最直接的办法，比如I-MOS(碰撞电离MOSFET)、TFET。理论上，TFET器件比传统MOS器件具有更低的关态电流，更小的亚阈值摆幅，并且与传统的CMOS工艺相兼容，这些特点使得TFET应用在未来的集成电路中极具吸引力。

TFET(隧穿场效应晶体管)是基于量子力学原理工作的，不同于普通的MOSFET器件依靠载流子的扩散漂移，TFET器件主要依靠带-带隧穿原理工作。通过栅压改变本征区的能带结构，使得载流子能够穿过源区与本征区的势垒。N型TFET，源区接低电位，漏接高电位，栅压增大，可发生电子从源区隧穿到本征区。P型TFET，源区接高电位，漏接低电位，栅压向负方向移动，可发生源区空穴往本征区隧穿。基于隧穿的物理本质，可实现亚阈值摆幅低于MOS的理论极限60mV/dec，而且TFET在关断状态时栅控隧穿消失，仅剩下反偏PIN二极管的漏电，即关态电流非常低。显然，TFET的这种特性有利于其构成的集成电路功耗的降低。

最初提出的横向隧穿TFET器件结构如图1所示，包括高阻半导体衬底1，沟槽隔离结构(2)，漏区4，本征区5，源区6，电极隔离结构7，栅氧化层9，金属漏电极10，金属栅电极11，金属源电极12。这种横向隧穿TFET栅电场为垂直方向，而隧穿为由P向I的横向上，实际上纵向栅电场调制能带形成的隧穿仅发生在栅氧表面下很短距离的P-I结内，再往下的P-I结对隧穿导通电流并无贡献。即栅控隧穿面积很小，使得这种结构TFET开态电流比较低。为此，研究人员提出了如图2所示的纵向隧穿TFET器件，其结构包括高阻衬底1，沟槽隔离结构(2)，漏区4，本征区5，源区6，电极隔离结构7，外延薄本征区8，栅氧化层9，金属漏电极10，金属栅电极11，金属源电极12。这种结构的TFET器件，隧穿纵向发生在源与外延薄本征层所形成的结区域，延长栅、薄外延本征层并相应地扩大源区即可增大栅控隧穿面积，从而有效增大TFET的开态电流。

但是，目前实际的隧穿场效应晶体管的泄漏电流比较大，特别在短沟道情况下，泄漏电流恶化的严重，这主要是TFET器件中除了栅极控制的隧穿过程外，还存在由漏极控制的隧穿过程。虽然器件在关态时，无栅控隧穿，但如漏极电压过大或者沟道较短，会在源区下部发生由漏极电压控制的源区向本征区隧穿，泄漏电流增大。有文献报道采用二氧化硅包围着源区大部分，只露出栅能够控制的一部分源区。图3给出了器件结构，包括高阻半导体衬底1，沟槽隔离结构(2)，漏区4，本征区5，源区6，电极隔离结构7，栅氧化层9，金属漏电极10，金属栅电极11，金属,源电极12，二氧化硅保护层13。由于源区绝大部分被二氧化硅包围，此时漏极(N型TFET)或者源源极(P型TFET)电压控制的寄生隧穿大为减少，使得关态电流降低。但是由于其二氧化硅保护层完全位于硅晶体内，而且形状不规则，因此工艺制作难度较大，成本较高，且SiO₂层的出现不利于源区散热。