[发明专利]高速高精度无采保流水线型模数转换器用时钟电路

权利要求书

1.高速高精度无采保流水线型模数转换器用时钟电路，其特征在于，包括第一占空比稳定电路、第二占空比稳定电路和第一至第N输出时钟缓冲器，N为流水线的级数；其中，

所述第一占空比稳定电路适于对外部输入的任意占空比时钟信号CLK进行占空比调节，产生一个可调节的小于50％占空比的时钟，用于第一级流水线的时序控制；

所述第二占空比稳定电路与第一占空比稳定电路输出连接，适于对第一占空比稳定电路输出的时钟CKD1进行占空比调节，产生一个50％占空比的时钟，用于第二级至第N级流水线的时序控制；

所述第一输出时钟缓冲器与第一占空比稳定电路输出连接，适于对第一占空比稳定电路输出的时钟CKD1进行延迟修调，实现第一级流水线与后级流水线时序对齐，增强其驱动能力；

所述第二至第N输出时钟缓冲器与第二占空比稳定电路输出连接，适于对第二占空比稳定电路输出的时钟CKD2进行驱动，增强其驱动能力。

2.根据权利要求1所述的高速高精度无采保流水线型模数转换器用时钟电路，其特征在于，所述第一占空比稳定电路包括边沿检测电路、电荷泵电路和压控延迟线电路；其中，

所述边沿检测电路包括一个时钟输入端口和时钟输出端口，所述时钟输入端口检测外部输入的任意占空比时钟信号CLK的下降沿，当CLK下降沿到达以后，所述时钟输出端口的输出时钟CLK_edge跳变为下降沿，并将输出时钟CLK_edge同时输入至电荷泵电路和压控延迟线电路；

所述电荷泵电路检测输入时钟CLK_edge的占空比，并根据该占空比对应输出一个控制电压V_cont至所述压控延迟线电路；

所述压控延迟线电路根据控制电压V_cont的大小来控制时钟CLK_delay的下降沿与CLK_edge下降沿的延迟时间Δt，并将时钟CLK_delay输入至边沿检测电路，所述边沿检测电路检测到CLK_delay下降沿以后，CLK_edge立刻跳变为上升沿。

3.根据权利要求2所述的高速高精度无采保流水线型模数转换器用时钟电路，其特征在于，所述边沿检测电路包括三个串联的反相器、一个与非门和由两个与非门组成的RS触发器；其中，所述三个串联的反相器适于对输入时钟CLK进行反相并得到一个反相时钟CLKN，所述输入时钟CLK和反相时钟CLKN输入至所述与非门的两个输入端，得到一个低电平的时钟CLK_sw，所述时钟CLK_sw输入至RS触发器的一个与非门，所述CLK_delay输入至RS触发器的另一个与非门，当时钟CLK_sw下降沿到达时RS触发器的输出时钟CLK_edge变为低电平得到下降沿，而当时钟CLK_delay下降沿到达时RS触发器的输出时钟CLK_edge变为高电平得到上升沿。