[发明专利]基于三维印录存储器（3D-P）的处理器

说明书

本发明提出一种基于三维印录存储器（3D‑P）的处理器。3D‑P容量大，速度快，基本不占衬底面积，可以集成在各种逻辑电路上。因此，采用3D‑P为处理器存储查找表（LUT）可以提高处理器速度，降低芯片面积。此外，不同类型的计算采用基于3D‑P的LUT后，它们所花的时间更结构化，利于在不同类型计算之间实现时序电路。

技术领域

本发明涉及集成电路领域，更确切地说，涉及处理器。

背景技术

处理器需要进行各种复杂计算。常规处理器仅对常规加法和常规乘法效率较高，但其它计算都需要耗费大量时钟周期才能完成。为此，以往技术提出采用查找表(LUT)来完成部分计算。例如，美国专利5,046,038提出利用LUT来实现除法器、美国专利5,954,787提出用LUT来实现三角函数计算器、美国专利6,263,470提出利用LUT来实现Reed-Solomon解码器等。

下面以美国专利9,207,910来具体描述利用LUT来实现一指数单元。如图1A所示，该指数单元采用两个LUT 210、230。其中，通过LUT A 210可以查找输入x的log(x)值240，然后在乘法器220将log(x)的值与K相乘，获得的积250再通过LUT B 230可以查出x的指数值260。该专利还披露了一种数字处理器DSP 200X，它含有多个平行的指数单元200-1,2001-2…200-N，故同时计算多个输入x₁,x₂…x_N的指数。

上述采用LUT的处理器都面临一个共同问题，即LUT 210,230都采用SRAM存储元，SRAM必须形成在衬底上，其存储元面积很大，占用了大量衬底资源。因此，现有技术采用的LUT的阵列大小不能过大。如专利9,207,910所述，单个LUT的大小一般限制在32kb。因此，现有技术中，LUT的输入变量只能是小字宽，这导致LUT对计算速度的提升有限。当处理器采用大量平行计算时，这些LUT需要被重复多次，这需要耗费大量衬底面积，增加处理器成本。

现有技术的处理器还面临一个问题，由于不同类型计算采用的逻辑电路差别很大，它们完成这些计算所花的时间差别很大。这对于含有多种计算类型的处理器来说，它很难对这些计算进行流水线(pipelining)操作。这对系统性能的整体提升不利。基于上述困难，有必要找到一种大容量、廉价的存储器来为处理器存储LUT。

发明内容

本发明的主要目的是提供一种性能更好的处理器。

本发明的另一目的是提供一种成本更低的处理器。

为了实现这些以及别的目的，本发明提出一种基于三维印录存储器(3D-P)的处理器。3D-P是三维存储器(3D-M)的一种，其存储的信息是在工厂生产过程中采用非电方式录入的，这些信息是永久固定的，一般出厂后不能改变。

由于3D-P存储元不需要实现电编程，其二极管的所有导电能力可以用来读取存储元中所存储的数据。因此，与可以编程的3D-M比较，3D-P的读电路可以增加十倍以上。故3D-P的读延迟为10ns级。如果再采用小阵列(即字线数目小于1024)，3D-P的读延迟可以降到ns级。因此，3D-P作为LUT存储器，能满足处理器对速度的要求。

3D-P采用交叉点阵列，其存储元面积为4F²(F为工艺特征尺寸)。加上采用三维集成(可堆叠8层或8层以上)，3D-P容量远大于SRAM(SRAM存储元面积为～50F²，比3D-P存储元大～100倍)。采用3D-P存储LUT后，一个处理器芯片上可以存储数据总量高达1Tb的LUT。这意味着处理器可以携带字宽很大的LUT，这能极大地提高处理器的性能。