[发明专利]一种半导体器件及其检测结构、电子装置

说明书

本发明涉及一种半导体器件及其检测结构、电子装置。所述检测结构用于检测具有浮栅和控制栅的半导体器件，所述检测结构包括：第一接触孔和第二接触孔，位于所述半导体器件中去除所述控制栅之后露出的所述浮栅上；其中，所述第一接触孔与所述第二接触孔分别电连接相邻的所述浮栅，用于分别对相邻的所述浮栅施加不同的电压，以测试相邻的所述浮栅之间的漏电流。所述检测结构包括接触孔和金属层形成链，位于所述浮栅的上方，直接与所述浮栅电连接，用于检测浮栅的漏电或者短路等缺陷，其中所述检测结构包括独立设置的用于在位线和字线方向上对所述浮栅进行检测。

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其检测结构、电子装置。

背景技术

半导体存储器装置愈来愈普遍地用于各种电子装置中。举例而言，非易失性半导体存储器可用在蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置及其它装置中。随着电子产业尤其是消费电子的迅猛发展,半导体存储装置的发展越来越成为电子科技发展的标杆之一。从最初的以DRAM(即动态随机存储器)占主导到现在以FlashMemory(即非易失闪存记忆体)为最大阵营；半导体存储器的发展速度不断挑战着摩尔定律，转眼间NAND Flash来到了3X纳米时代，更甚至是跨入了2X纳米时代。

随着NAND闪存尺寸的不但缩小，浮栅之间的漏电对器件的良率以及循环来说是致命的，但是由于浮栅被控制栅覆盖，并且没能和接触孔相连接，因此常规的测试结构并不能用于浮栅之间漏电的检测。

目前的测试结构所能检测的是位线、字线的泄露，但是浮栅结构之间并不能进行检测，由于所述限制，如果浮栅之间发生短路，检测工程师也很难找到发生短路的位置，这不仅会影响器件的良率甚至会影响最终器件的循环测试，而且需要更多的时间去确定发生短路的位置，降低了检测效率。

因此需要对目前的所述检测结构进行改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的检测结构，所述检测结构用于检测具有浮栅和控制栅的半导体器件，所述检测结构包括：

第一接触孔和第二接触孔，位于所述半导体器件中去除所述控制栅之后露出的所述浮栅上；

其中，所述第一接触孔与所述第二接触孔分别电连接相邻的所述浮栅，用于分别对相邻的所述浮栅施加不同的电压，以测试相邻的所述浮栅之间的漏电流。

可选地，所述检测结构还包括：

第一金属层，位于若干所述第一接触孔的上方，以电连接相邻的所述第一接触孔；

第二金属层，位于若干所述第二接触孔的上方，以电连接相邻的所述第二接触孔。

可选地，所述第一接触孔和所述第二接触孔沿位线方向排列，以检测所述位线方向上相邻的所述浮栅之间的漏电流。

可选地，所述第一接触孔和所述第二接触孔沿字线方向排列，以检测所述字线方向上相邻的所述浮栅之间的漏电流。

可选地，所述浮栅呈条形形状，所述第一接触孔位于所述浮栅的一端，所述第二接触孔位于相邻浮栅的另一端。

可选地，所述控制栅和所述浮栅之间还形成有隔离层。

可选地，所述半导体器件还进一步包括：

阱区，位于所述有源区中所述栅极结构的下方；

LDD区域，位于所述栅极结构两侧的所述有源区中；