[发明专利]平面双面电极模拟光电探测器芯片

说明书

技术领域

本发明涉及芯片技术领域，具体而言，涉及一种平面双面电极模拟光电探测器芯片。

背景技术

目前，光电探测器芯片分为数字光电探测器芯片、模拟光电探测器芯片和雪崩光电探测器芯片三大类。其中，模拟光电探测器芯片主要应用于光纤CATV(Community Antenna Television，广电有线电视网络)接收系统、掺铒光纤放大器(EDFA，Erbium Doped Fiber Amplifier)系统，以及光纤FTTP(Fiber To The Premise，光纤到用户所在地)接收系统。

为实现模拟光电探测器芯片的低失真，需要模拟光电探测器芯片在尽量低的反向偏置电压下实现全耗尽，以保证模拟光电探测器芯片的电容不会随着反向偏置电压的增加而变化，传统的做法是采用台面结构来实现模拟光电探测器芯片的全耗尽。然而，具有台面结构的模拟光电探测器芯片必然面临如下问题：1、表面钝化难，暗电流大；2、ESD(Electro-Static discharge，静电释放)阈值低；3、可靠性差；4、制作工艺难度大；5、成品率低；6、制作成本高。

因此，如何降低模拟光电探测器芯片的失真，同时提高模拟光电探测器芯片的带宽、成品率和可靠性成为目前亟待解决的问题。

发明内容

本发明正是基于上述问题，提出了一种新的技术方案，可以有效地降低模拟光电探测器芯片的失真，同时提高了模拟光电探测器芯片的带宽、成品率和可靠性。

有鉴于此，本发明的第一方面提出了一种平面双面电极模拟光电探测器芯片，包括：正负极焊盘；外延片，设置在所述正负极焊盘上，所述外延片包括：S半绝缘型InP半导体衬底、在所述S半绝缘型InP半导体衬底上依序生成的缓冲层、吸收层、过渡层、顶层，以及在所述吸收层、所述过渡层与所述顶层中形成掺杂光敏区和在所述过渡层与所述顶层中形成限制沟；钝化膜层，形成在所述顶层、所述掺杂光敏区和所述限制沟上；增透过渡薄膜层，形成在所述钝化膜层上；n型电极金属层，形成在所述外延片的背面；P型电极金属层，形成在所述增透过渡薄膜层与所述掺杂光敏区的部分表面上。

在该技术方案中，通过采用S(即元素：硫)半绝缘型InP(磷化铟)半导体衬底作为外延片的衬底，可以有效地降低平面双面电极模拟光电探测器芯片的工作电压。另外，通过在过渡层和顶层中设置限制沟，可以降低平面双面电极模拟光电探测器芯片中高频模拟信号的二阶和三阶组合失真，同时，在外延片的正面和背面分别形成正负电极(即P型电极金属层和n型电极金属层)，可以有效地降低平面双面电极模拟光电探测器芯片的分布参数，从而提高了平面双面电极模拟光电探测器芯片的带宽。

另外，由于平面双面电极模拟光电探测器芯片的双面电极结构(即在外延片的正面形成有P型电极金属层，在外延片的背面形成有n型电极金属层)，使得该平面双面电极模拟光电探测器芯片相较于相关技术中的平面共面电极模拟光电探测器芯片的结构更加简单、成品率更高、暗电流更小以及制作成本更低。

在上述技术方案中，优选地，所述缓冲层为n型InP缓冲层以及所述过渡层为n型InP过渡层。

在该技术方案中，通过采用n型InP缓冲层以及n型InP过渡层，可以使得外延片具有较高的载流子迁移率，从而有效地提高平面双面电极模拟光电探测器芯片的导电率。

在上述任一技术方案中，优选地，所述吸收层为i型InGaAs吸收层。

在该技术方案中，通过采用i型InGaAs(即元素：铟、镓、砷)吸收层作为平面双面电极模拟光电探测器芯片的吸收层，可提升吸收层的均匀性，从而进一步地提升平面双面电极模拟光电探测器芯片的性能。

在上述任一技术方案中，优选地，所述顶层为n型至少三元以上的Ⅲ-Ⅴ族顶层。

在该技术方案中，由于三元以上的Ⅲ-Ⅴ族元素具有较好的载流子迁移率，且光吸收系数较大，光电特效较好，因此，可以采用n型至少三元以上的Ⅲ-Ⅴ族顶层作为外延片的顶层，以提升平面双面电极模拟光电探测器芯片的响应度。

在上述任一技术方案中，优选地，所述n型至少三元以上的Ⅲ-Ⅴ族顶层为n型InGaAs顶层或n型InGaAsP顶层。

在该技术方案中，n型至少三元以上的Ⅲ-Ⅴ族顶层为n型InGaAs或n型InGaAsP(即元素：铟、镓、砷、磷)顶层，可以使得平面双面电极模拟光电探测器芯片具有较高的载流子迁移率和抗辐照特性。

在上述任一技术方案中，优选地，所述限制沟的宽度大于10μm且小于35μm；所述限制沟的内边界与所述掺杂光敏区的边界的距离大于3μm且小于15μm。