[发明专利]平面双面电极模拟光电探测器芯片

权利要求书

1.一种平面双面电极模拟光电探测器芯片，其特征在于，包括：

正负极焊盘；

外延片，设置在所述正负极焊盘上，所述外延片包括：S半绝缘型InP半导体衬底、在所述S半绝缘型InP半导体衬底上依序生成的缓冲层、吸收层、过渡层、顶层，以及在所述吸收层、所述过渡层与所述顶层中形成掺杂光敏区和在所述过渡层与所述顶层中形成限制沟；

钝化膜层，形成在所述顶层、所述掺杂光敏区和所述限制沟上；

增透过渡薄膜层，形成在所述钝化膜层上；

n型电极金属层，形成在所述外延片的背面；

P型电极金属层，形成在所述增透过渡薄膜层与所述掺杂光敏区的部分表面上。

2.根据权利要求1所述的平面双面电极模拟光电探测器芯片，其特征在于，所述缓冲层为n型InP缓冲层以及所述过渡层为n型InP过渡层。

3.根据权利要求1所述的平面双面电极模拟光电探测器芯片，其特征在于，所述吸收层为i型InGaAs吸收层。

4.根据权利要求1所述的平面双面电极模拟光电探测器芯片，其特征在于，所述顶层为n型至少三元以上的Ⅲ-Ⅴ族顶层。

5.根据权利要求4所述的平面双面电极模拟光电探测器芯片，其特征在于，所述n型至少三元以上的Ⅲ-Ⅴ族顶层为n型InGaAs顶层或n型InGaAsP顶层。

6.根据权利要求1所述的平面双面电极模拟光电探测器芯片，其特征在于，所述限制沟的宽度大于10μm且小于35μm；所述限制沟的内边界与所述掺杂光敏区的边界的距离大于3μm且小于15μm。

7.根据权利要求1所述的平面双面电极模拟光电探测器芯片，其特征在于，所述掺杂光敏区与所述限制沟为Zn掺杂或者Ge掺杂。

8.根据权利要求1至7中任一项所述的平面双面电极模拟光电探测器芯片，其特征在于，采用等离子体增强化学气相沉积法在所述顶层、所述掺杂光敏区和所述限制沟上形成所述钝化膜层。

9.根据权利要求1至7中任一项所述的平面双面电极模拟光电探测器芯片，其特征在于，采用真空镀膜法、电子束法或溅射法在所述增透过渡薄膜层与所述掺杂光敏区的部分表面上形成所述P型电极金属层。

10.根据权利要求1至7中任一项所述的平面双面电极模拟光电探测器芯片，其特征在于，采用选择性干法刻蚀法、光刻或腐蚀法在所述过渡层与所述顶层中形成所述限制沟。