[发明专利]一种堆叠式围栅纳米线器件假栅电极制备方法

说明书

本发明公开了一种堆叠式围栅纳米线器件假栅电极制备方法，包括：在半导体衬底上形成堆叠纳米线结构，所述纳米线结构包括至少一层纳米线，所述纳米线结构的两端通过支撑衬垫与半导体衬底连接；在所述纳米线结构上淀积栅介质层和假栅电极材料层；在所述假栅电极材料层上形成假栅掩模图形；在所述假栅掩模图形保护下对所述假栅电极材料层进行第一刻蚀，直至所述纳米线结构中最上层纳米线上的栅介质层露出；对剩余的假栅电极材料层进行第二刻蚀，直至半导体衬底上最底部的栅介质层露出。

技术领域

本发明涉及半导体集成电路器件制造领域，更具体地说，涉及一种堆叠式围栅纳米线器件假栅电极制备方法。

背景技术

自集成电路制造进入22nm技术节点以来，传统平面单栅金属氧化物半导体场效应晶体管(MOSFET)器件很难继续微缩下去，难以同时满足降低功耗、提升性能和增加集成度等多方面的严格要求。器件结构的研究一直是纳米器件领域的热点。当前研发的主流趋势是多栅MOSFET，即通过增加栅的数量来提高栅控能力，使器件电流驱动能力更强，对短沟道效应抑制能力更好，这也是22nm节点以下面向未来尺寸微缩最有效的解决途径。

目前对多栅MOSFET的研究大多集中于FinFET和纳米线围栅结构，它们被普遍认为是适应特征尺寸不断减小趋势下未来CMOS器件最具潜力的解决方案。经过多年的研究和发展，FinFET结构在22nm技术代已经被应用于批量生产。但随着集成电路的发展，当器件尺寸继续微缩到10nm以下节点的时候，短沟道效应的影响变得更加严重，FinFET结构的栅控能力已经无力满足需求。

围栅纳米线器件拥有全包围的栅，这种结构被认为是多栅器件的终极形态，它卓越的栅控能力能够有效地抑制极小纳米尺寸下的短沟道效应，是面向10nm及以下节点硅基器件最具潜力的解决方案。但是这种结构在工艺集成上还面临着很多挑战，例如，全包围假栅电极的刻蚀仍然存在很大难度，成品率不高。

为了最大程度地保留纳米线围栅器件的栅控优势并降低制造难度，很有必要提出一种堆叠式围栅纳米线器件假栅电极的制备方法。

发明内容

为了解决上述问题，本发明的实施例公开了一种堆叠式围栅纳米线器件假栅电极制备方法，包括：在半导体衬底上形成堆叠纳米线结构，所述纳米线结构包括至少一层纳米线，所述纳米线结构的两端通过支撑衬垫与半导体衬底连接；在所述纳米线结构上淀积栅介质层和假栅电极材料层；在所述假栅电极材料层上形成假栅掩模图形；在所述假栅掩模图形保护下对所述假栅电极材料层进行第一刻蚀，直至所述纳米线结构中最上层纳米线上的栅介质层露出；对剩余的假栅电极材料层进行第二刻蚀，直至半导体衬底上最底部的栅介质层露出。

根据本发明的一个方面，第一刻蚀采用各向异性的方法，其中，第一刻蚀可以采用刻蚀性气体，例如，其中，第一刻蚀采用的气体可以为：Cl₂、HBr和O₂；或HBr和O₂；或SF₆、HBr和O₂；或者是其他刻蚀性气体。

根据本发明的一个方面，在第一刻蚀中，为了防止刻蚀对栅介质层有较严重的损伤，同时确保栅电极具有良好的刻蚀形貌，需要对刻蚀选择比进行仔细的优化，其值一般在50以上。根据本发明的一个方面，其中，可以通过刻蚀终点检测曲线记录刻蚀信号，当第一刻蚀到达最上层纳米线上的栅介质层上时，刻蚀终点检测曲线记录的刻蚀信号会发生变化，则迅速将第一刻蚀切换到第二刻蚀。

根据本发明的一个方面，第二刻蚀的选择比大于第一刻蚀。在第二刻蚀中可以通过终点触发的方法预设过刻蚀量，从而保证第二刻蚀不危及到栅介质层。

根据本发明的一个方面，其中，在进行第二刻蚀之后，支撑衬垫的侧壁及纳米线上如果有剩余的假栅电极材料层，该方法还可以进一步包括：采用第三刻蚀将支撑衬垫的侧壁及纳米线上剩余的假栅电极材料层去除。