[发明专利]一种堆叠式围栅纳米线器件假栅电极制备方法有效
申请号: | 201610033601.1 | 申请日: | 2016-01-19 |
公开(公告)号: | CN105679662B | 公开(公告)日: | 2018-11-27 |
发明(设计)人: | 孟令款;徐秋霞;闫江 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;B82Y40/00 |
代理公司: | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人: | 朱海波 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 假栅电极 纳米线结构 材料层 栅介质层 衬底 半导体 纳米线器件 掩模图形 堆叠式 纳米线 假栅 围栅 制备 支撑衬垫 最上层 淀积 堆叠 刻蚀 | ||
1.一种堆叠式围栅纳米线器件假栅电极制备方法,包括:
在半导体衬底上形成堆叠纳米线结构,所述纳米线结构包括至少一层纳米线,所述纳米线结构的两端通过支撑衬垫与半导体衬底连接;
在所述纳米线结构上淀积栅介质层和假栅电极材料层;
在所述假栅电极材料层上形成假栅掩模图形;
在所述假栅掩模图形保护下对所述假栅电极材料层进行第一刻蚀,直至所述纳米线结构中最上层纳米线上的栅介质层露出;
对剩余的假栅电极材料层进行第二刻蚀,直至半导体衬底上最底部的栅介质层露出;其中,
第二刻蚀的选择比大于第一刻蚀。
2.根据权利要求1所述的方法,其中,第一刻蚀采用刻蚀性气体进行各向异性刻蚀。
3.根据权利要求2所述的方法,其中,第一刻蚀采用的气体为:
Cl2、HBr和O2;或
HBr和O2;或
CH2F2、SF6和O2;或
SF6、HBr和O2;或
碳氟基和/或卤族气体同SF6和O2的组合。
4.根据权利要求1所述的方法,其中,在第一刻蚀中,栅极材料对栅介质层刻蚀选择比大于50。
5.根据权利要求1所述的方法,其中,通过刻蚀终点检测曲线记录刻蚀信号,当第一刻蚀到达最上层纳米线上的栅介质层上时,刻蚀终点检测曲线记录的刻蚀信号发生变化,则将第一刻蚀切换到第二刻蚀。
6.根据权利要求1所述的方法,其中,在第二刻蚀中通过终点触发的方法预设过刻蚀量,从而保证第二刻蚀不危及到栅介质层。
7.根据权利要求6所述的方法,所述过刻蚀量大于20%。
8.根据权利要求1所述的方法,其中,在进行第二刻蚀之后,支撑衬垫的侧壁及纳米线上有剩余的假栅电极材料层,该方法进一步包括:采用第三刻蚀将支撑衬垫的侧壁及纳米线上剩余的假栅电极材料层去除。
9.根据权利要求8所述的方法,其中,第三刻蚀采用各向同性的干法刻蚀或湿法腐蚀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610033601.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造