[发明专利]高焊线质量的芯片框架及其制造方法有效
申请号: | 201610017356.5 | 申请日: | 2016-01-12 |
公开(公告)号: | CN105489506B | 公开(公告)日: | 2018-02-06 |
发明(设计)人: | 许兵;樊增勇;李宁;崔金忠 | 申请(专利权)人: | 成都先进功率半导体股份有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L23/495 |
代理公司: | 四川力久律师事务所51221 | 代理人: | 王芸,熊晓果 |
地址: | 611731 四川省成都市高*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高焊线 质量 芯片 框架 及其 制造 方法 | ||
1.高焊线质量的芯片框架,包括框架本体,其特征在于,所述框架本体分为用于封装芯片的框架正面和与框架正面对应的框架背面,所述框架正面涂敷有钯银金镍保护层,所述框架背面涂敷有镍钯金保护层。
2.根据权利要求1所述的高焊线质量的芯片框架,其特征在于,所述框架正面涂敷的钯银金镍保护层为从内到外的多层结构,且从内到外依次为正面Ni层、正面Pd层、正面Ag层和正面Au层,其中Ni为镍,Pd为钯,Ag为银,Au为金。
3.根据权利要求2所述的高焊线质量的芯片框架,其特征在于,所述正面Ni层的厚度为0.5-2.0um,所述正面Pd层的厚度为0.02-0.15um,所述正面Ag层的厚度不小于0.1um,所述正面Au层的厚度不小于0.003um。
4.根据权利要求1-3之一所述的高焊线质量的芯片框架,其特征在于,所述框架背涂敷的镍钯金保护层为从内到外的多层结构,且从内到外依次为背面Ni层、背面Pd层和背面Au层。
5.根据权利要求4所述的高焊线质量的芯片框架,其特征在于,所述背面Ni层的厚度为0.5-2.0um,所述背面Pd层的厚度为0.02-0.15um,所述背面Au层的厚度不小于0.003um。
6.一种芯片框架的制造方法,其特征在于,制造如权利要求1-5之一所述的高焊线质量的芯片框架的具体步骤如下:
(1)准备制作框架的优质基材铜;
(2)将基材铜制作成裸铜框架,框架表面平整光洁无污染;
(3)采用电镀的方法在裸铜框架的一面镀上钯银金镍保护层或镍钯金保护层,待该面保护层电镀完成后再进行框架另一面的电镀操作,另一面电镀上另外一种保护层;
(4)电镀完成后对框架表面杂质进行清理,存架待用。
7.根据权利要求6所述的芯片框架的制造方法,其特征在于,步骤(3)中,钯银金镍保护层各种材料的涂敷先后顺序为:Ni-Pd-Ag-Au;镍钯金保护层各个材料的涂敷先后顺序为:Ni-Pd-Au。
8.根据权利要求7所述的芯片框架的制造方法,其特征在于,在电镀过程中,框架正面的电镀液和框架背面的电镀液不能相互污染。
9.根据权利要求8所述的芯片框架的制造方法,其特征在于,在电镀过程中,框架正面电镀的Ag材料不能泄漏到框架背面上,在框架正面镀银操作时应采用隔离纸或板遮挡框架的背面。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都先进功率半导体股份有限公司,未经成都先进功率半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610017356.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造