[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有多个栅极结构，在栅极结构的侧壁上形成有侧墙结构；在半导体衬底上沉积多晶硅层，覆盖栅极结构和侧墙结构，以实现栅极结构与栅极结构或栅极结构与源漏区的互连；在多晶硅层上沉积牺牲层，以填充栅极结构之间的间隙，并在牺牲层上沉积硬掩膜层；在硬掩膜层中形成开口，以露出牺牲层，并在所述开口的侧壁上形成牺牲侧墙；以硬掩膜层和牺牲侧墙为掩膜，依次去除露出的牺牲层和多晶硅层；依次去除硬掩膜层、牺牲侧墙和剩余的牺牲层。根据本发明，可以缩小去除露出的多晶硅层的工艺窗口。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

静态随机存取存储器(SRAM)是广泛使用的存储器件，为了增加芯片上排布的器件密度并缩减制造成本，需要降低存储器件的特征尺寸。然而，受到接触区、多晶硅栅极以及源区特征尺寸进一步减小的限制，进一步降低存储器件的存储单元的特征尺寸变得非常困难。

为此，现有技术通过去除位于栅极结构侧壁上的侧墙并沉积内连多晶硅层来实现存储单元中的栅极结构之间或者栅极结构与源/漏区之间的局域互连，由此可以减少需要形成的接触孔的数量，降低存储单元的面积。但是，随着器件尺寸的缩小，内连多晶硅层之间的间距变得更小，传统的光刻工艺难以完成上述内连多晶硅层的制作。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有多个栅极结构，在所述栅极结构的侧壁上形成有侧墙结构；

在所述半导体衬底上沉积多晶硅层，覆盖所述栅极结构和所述侧墙结构，以实现栅极结构与栅极结构或栅极结构与源漏区的互连；

在所述多晶硅层上沉积牺牲层，以填充所述栅极结构之间的间隙，并在所述牺牲层上沉积硬掩膜层；

在所述硬掩膜层中形成开口，以露出所述牺牲层，并在所述开口的侧壁上形成牺牲侧墙；

以所述硬掩膜层和所述牺牲侧墙为掩膜，依次去除露出的所述牺牲层和所述多晶硅层，以完成内连多晶硅层的制作；

依次去除所述硬掩膜层、所述牺牲侧墙和剩余的所述牺牲层。

在一个示例中，所述侧墙结构包括位于所述栅极结构两侧的偏移侧墙和位于所述偏移侧墙外侧的主侧墙。

在一个示例中，沉积所述多晶硅层之前，还包括去除位于部分栅极结构侧壁上的侧墙结构的步骤，所述部分栅极结构通过去除所述侧墙结构露出的部分与所述多晶硅层实现互连。

在一个示例中，去除所述侧墙结构的步骤包括：在所述半导体衬底上形成图案化的光刻掩膜；以所述光刻掩膜为掩膜，通过等离子体干法蚀刻去除所述侧墙结构；通过灰化或者剥离工艺去除所述光刻掩膜。

在一个示例中，沉积所述硬掩膜层之前，还包括执行化学机械研磨工艺研磨所述牺牲层，直至露出所述多晶硅层的步骤。

在一个示例中，形成所述牺牲侧墙的步骤包括：沉积侧墙材料层以覆盖所述硬掩膜层的表面和所述开口的侧壁及底部；蚀刻所述侧墙材料层以形成所述牺牲侧墙。

在一个示例中，所述侧墙材料层的厚度为300埃-500埃，所述牺牲侧墙的宽度为10nm-30nm，所述开口的宽度尺寸大于60nm。

在一个示例中，所述多晶硅层的厚度为200埃-400埃；所述牺牲层为无定形碳层，所述牺牲层的厚度为2000埃-5000埃；所述硬掩膜层的厚度为300埃-500埃。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。