[发明专利]用以实现高密度高SP3含量层的高功率脉冲磁控溅镀工艺

说明书

本文公开了用于沉积纳米晶金刚石层的方法。该方法可以包括以下步骤：输送溅镀气体到基板，该基板被定位在第一处理腔室的处理区域中，该第一处理腔室具有含碳溅镀靶材；输送能量脉冲到该溅镀气体，以产生溅镀等离子体，该溅镀等离子体具有溅镀持续时间，该能量脉冲具有介于1W/cm²和10W/cm²之间的平均功率及小于100μs并且大于30μs的脉冲宽度，该溅镀等离子体被磁场控制，该磁场小于300高斯；以及输送该溅镀等离子体到该溅镀靶材以形成离子化物种，该离子化物种在该基板上形成结晶含碳层。

背景

技术领域

本文公开的实施例大体而言涉及用于膜的沉积的方法。更具体而言，实施例涉及沉积用于半导体器件中的纳米晶金刚石膜的设备和方法。

背景技术

由于半导体产业引入了具有更高性能和更大功能性的新一代集成电路(IC)，形成那些集成电路的元件的密度提高了，而个体的部件或元件之间的尺寸、大小及间距减小了。虽然在过去这种减小仅被使用光刻限定结构的能力限制，但尺寸以微米(μm)或纳米(nm)测量的器件几何形状已产生了新的限制因素，诸如导电互连件的导电率、互连件之间使用的绝缘材料的介电常数、在3D NAND或DRAM形成工艺中蚀刻小的结构或其他的挑战。这些限制可以通过更耐用、更高热导率及更高硬度的硬掩模来获益。

厚的碳硬掩模是众所周知的，而且常被用作POR膜。然而，预期目前的石墨、Sp2型或其他碳硬掩模组成物是不足的，因为DRAM和NAND持续将自身的尺度缩小到小于～10nm的体系。这种尺度的缩小将需要甚至更高深宽比的深接触孔或沟槽蚀刻。高深宽比的蚀刻问题包括堵塞、孔形扭曲、及图案变形，通常在这些应用中观察到顶部临界尺寸放大、线弯曲、轮廓弯曲。许多的蚀刻挑战取决于硬掩模材料的性质。深接触孔变形会与较小的硬掩模密度和差的导热性有关。狭缝图案变形或线弯曲是由于硬掩模材料的较低选择率和应力。因此，理想的是具有一种密度更高、蚀刻选择率更高、应力更低、及热传导性优异的蚀刻硬掩模。

金刚石和类金刚石材料被称为高硬度材料。由于它们的高硬度、表面惰性、及低摩擦系数，合成的金刚石材料已被应用作为保护涂层，并被应用于微机电系统(MEMS)以及其他的用途。已经通过热细丝CVD和微波CVD合成了金刚石膜，例如纳米晶金刚石(NCD)。然而，使用热细丝CVD和微波CVD工艺来形成纳米晶金刚石膜有各种的困难。

在热细丝CVD中，使用金属细丝来活化前体气体以进行沉积。如所预期的，在膜形成工艺期间使金属细丝暴露于前体气体。结果，前体气体会与金属细丝反应，导致最终产物中有金属污染的问题。与热细丝CVD相比，微波CVD具有较少的污染问题。然而，微波CVD要求高的处理压力，此举会影响膜的均匀性。此外，虽然通过微波CVD硬件所形成的微波生成等离子体具有相对较低的离子能量，但这些生成的离子仍会攻击NCD晶界并导致晶粒结构紊乱。

因此，需要有用于形成高质量金刚石膜的改进的设备和方法。

发明内容

本文公开的实施例大体而言涉及应用于半导体器件的纳米晶金刚石层。通过控制位于溅镀靶材附近的磁控管所提供的磁场强度、施加于溅镀靶材的脉冲能量的量和/或脉冲宽度，可以在低温下在基板上形成具有期望性质的纳米晶金刚石膜。这些纳米晶金刚石膜可被用于各种操作，例如在光刻和蚀刻工艺期间充当硬掩模的纳米晶金刚石层。在一个实施例中，一种形成含碳层的方法可以包括以下步骤：输送溅镀气体到基板，该基板被定位在第一处理腔室的处理区域中，该第一处理腔室具有含碳溅镀靶材；输送能量脉冲到该溅镀气体，以产生溅镀等离子体，该溅镀等离子体通过能量脉冲形成，该能量脉冲具有介于约1W/cm²和约10W/cm²之间的平均功率及小于100μs且大于30μs的脉冲宽度。该溅镀等离子体被磁场控制，该磁场小于300高斯；以及形成该溅镀等离子体以在该基板上形成结晶含碳层。