[实用新型]一种适用范围宽的延时控制开关

权利要求书

1.一种适用范围宽的延时控制开关，其特征在于，包括供电控制模块M0、电源管理模块M1、延时控制模块M2以及启动复位模块M3；供电控制模块M0与电源管理模块M1、延时控制模块M2以及启动复位模块M3电源端连接提供电源VCC，电源管理模块M1与延时控制模块M2以及启动复位模块M3电源端连接提供电源VDD，供电控制模块M0、电源管理模块M1、延时控制模块M2以及启动复位模块M3共用电源负极VSS，电源管理模块M1分别与延时控制模块M2和启动复位模块M3对应信号端口连接提供计时清零信号Vdisc和启动基准信号Vctr；受控电源通过受控电源输入端输入到启动复位模块M3，启动复位模块M3的受控电源连线输出端3-1与供电控制模块M0的受控电源连线输入端(0-1)连接，供电控制模块M0将受控电源输出到受控电源输出端；延时控制模块M2的延时控制信号输出端(2-1)和启动信号输入端|(2-2)分别与启动复位模块M3的延时控制信号输入端(3-2)和启动信号输出端(3-3)连接。

2.根据权利要求1所述的一种适用范围宽的延时控制开关，其特征在于，所述的供电控制模块M0包括受控电源输出端子P0-1、单向可控硅SCR0-1和SCR0-2、二极管D0-1和D0-2、稳压二极管DZ0-1、整流桥B0-1；单向可控硅SCR0-1的正极、单向可控硅SCR0-2的负极以及整流桥B0-1的一个输入端与受控电源输出端子P0-1连接；单向可控硅SCR0-1的负极、单向可控硅SCR0-2的正极以及整流桥B0-1的另一个输入端与供电控制模块M0的受控电源连线输入端(0-1)连接；单向可控硅SCR0-1的控制极和二极管D0-2的负极连接；单向可控硅SCR0-2的控制极与二极管D0-1的负极连接；二极管D0-1的正极以及二极管D0-2的正极与稳压二极管DZ0-1的正极连接；整流桥B0-1的负极输出端接VSS，整流桥B0-1的正极输出端以及稳压二极管DZ0-1的负极接VCC。

3.根据权利要求1所述的一种适用范围宽的延时控制开关，其特征在于，所述的电源管理模块M1包括四运算放大器U1-1的两个独立运放U1-1A和U1-1B、电解电容C1-1和C1-4、电容C1-2～C1-3和C1-5～C1-6、电阻R1-1～R1-10、二极管D1-1～D1-4、微功耗电压基准二极管DZ1-1、发光二极管LED1-1以及PMOS晶体管Q1-1和NMOS晶体管Q1-2；电解电容C1-1的正极、电阻R1-1的一端、电阻R1-3的一端、PMOS晶体管Q1-1的源极以及发光二极管LED1-1的正极接VCC；电解电容C1-1和C1-4的负极、电容C1-2的一端、电容C1-3的一端、电容C1-5的一端、电容C1-6的一端、微功耗电压基准二极管DZ1-1的正极、二极管D1-1的负极、电阻R1-4的一端和电阻R1-9的一端、NMOS晶体管Q1-2的源极以及四运算放大器U1-1的负电源端11接VSS；发光二极管LED1-1的负极以及电解电容C1-4的正极与四运算放大器U1-1的正电源端(4)连接；电阻R1-1的另一端、电阻R1-2的一端、电容C1-2的另一端以及微功耗电压基准二极管DZ1-1的负极与独立运放U1-1A的反相输入端(2)连接；电阻R1-5的一端以及PMOS晶体管Q1-1的栅极与独立运放U1-1A的输出端(1)连接；电阻R1-2的另一端以及电阻R1-6的一端与独立运放U1-1B的同相输入端(5)连接；电阻R1-3的另一端和电阻R1-4的另一端以及电容C1-3的另一端与独立运放U1-1B的反相输入端(6)连接；电阻R1-6的另一端、电阻R1-10的一端以及二极管D1-2和D1-3的正极与独立运放U1-1B的输出端(7)连接；电阻R1-10的另一端、二极管D1-3的负极以及电容C1-6的另一端与NMOS晶体管Q1-2的栅极连接；NMOS晶体管Q1-2的漏极接Vdisc；电阻R1-7的一端、电阻R1-8的一端和电阻R1-9的另一端、二极管D1-2的负极以及独立运放U1-1A的同相输入端3接Vctr；电阻R1-8的另一端与二极管D1-4的负极连接；二极管D1-4的正极、电容C1-5的另一端以及PMOS晶体管Q1-1的漏极接VDD；电阻R1-5的另一端以及电阻R1-7的另一端与二极管D1-1的正极连接。