[发明专利]一种新型栅结构及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体涉及一种新型栅结构及其制造方法。

背景技术

目前，半导体功率器件中的栅结构通常采用单pad环周边汇流条的设计，此结构设计具有以下缺点：在器件开启时栅电压首先施加于栅pad上，再传导到直接与栅pad相连的周边元胞栅和汇流条上，栅电压传导到距离栅pad较远的元胞栅上时通常产生较大的延迟，这种延迟会导致器件的开启延迟，性能不稳定，甚至会导致器件损坏。

发明内容

本发明的目的是提供一种新型栅结构及其制造方法，所述栅结构的网状汇流条有助于栅电压的扩展，大大缓解由于栅电压扩展延迟造成的距栅pad较远的元胞开启延迟的问题，有助于提高器件性能的稳定性。

为了实现上述目的，本发明采取以下技术方案：

一种新型栅结构，所述栅结构包括同平面设置的至少一个具有电极引线的栅pad区域(11)，以栅pad区域(11)为中心的发射状汇流条(12)和环状汇流条(13)，所述发射状汇流条(12)和所述环状汇流条(13)与周围元胞栅相连。

所述的栅结构的第一优选技术方案，所述发射状汇流条(12)和所述环状汇流条(13)的交点处与周围元胞栅相连。

所述的栅结构的第二优选技术方案，所述发射状汇流条(12)的宽度为1～1000μm，数量为2～1000个。

所述的栅结构的第三优选技术方案，所述环状汇流条(13)的宽度为1～1000μm，数量为2～1000个，所述环的直径为1～100000μm。

所述的栅结构的第四优选技术方案，所述栅pad区域(11)为多晶硅、单金属层或复合金属层。

所述的栅结构的第五优选技术方案，所述发射状汇流条(12)由多晶硅、单金属层或复合金属层制备而成。

所述的栅结构的第六优选技术方案，所述环状汇流条(13)由多晶硅、单金属层或复合金属层制备而成。

所述的栅结构的第七优选技术方案，所述多晶硅为p型或n型的简并掺杂多晶硅，所述金属为选自Al、Ag、Cu、Ni、Ti和W中的一种或几种组份的金属。

一种所述栅结构的制造方法包括如下步骤：

1)在同一图层上绘制所述栅pad区域(11)、所述发射状汇流条(12)和所述环状汇流条(13)的版图；

2)制备所述栅pad区域(11)、所述发射状汇流条(12)和所述环状汇流条(13)的多晶硅层，并对其进行p型或n型的简并掺杂；

3)于所述栅pad区域(11)上制备电极引线，隔离所述发射状汇流条(12)和所述环状汇流条(13)与源电极或其他通流电极。

所述栅结构的制造方法的第一优选技术方案，所述步骤2)为沉积制备所述栅pad区域(11)、所述发射状汇流条(12)和所述环状汇流条(13)的单金属或复合金属层。

附图说明

图1：本发明的栅结构示意图；其中：11栅pad区域；12发射状汇流条；13环状汇流条。

具体实施方式

以下结合具体实施例及附图，对本发明进一步详细说明，为了清楚和简要起见，实际的实施例并不局限于说明书中所描述的这些技术特征。然而，应该理解的是，在改进任何一个所述实际实施例的过程中，多个具体实施例的决定必须是能够实现改进人员的特定目标，例如，遵从行业相关和商业相关的限制，所述限制随着实施例的不同而变化。而且，应该理解的是，前述改进的效果即使是非常复杂和耗时的，但是这对于知晓本发明益处的本领域技术人员来说仍然是常规技术手段。

实施例1

一种新型栅结构包括一个栅pad区域11、由栅pad区域11发出的发射状汇流条12、环绕栅pad区域11的环状汇流条13，在发射状汇流条12和环状汇流条13的交点处与周围元胞栅相连；所述发射状汇流条的数量为8个，宽度为20μm；所述环状汇流条的个数为2个，汇流条的宽度为20μm，距栅pad较近的环的直径为800μm，距栅pad较远的环的直径为2000μm；结构如示意图1所示；所述栅pad区域11、发射状汇流条12、环状汇流条13由n型简并掺杂多晶硅制备而成。

新型栅结构的具体制造方法如下：

1)在同一图层上绘制所述栅pad区域11、所述发射状汇流条12和所述环状汇流条13的版图；

2)制备所述栅pad区域11、所述发射状汇流条12和所述环状汇流条13的多晶硅层，并对其进行n型的简并掺杂；

3)于所述栅pad区域11上制备电极引线，隔离所述发射状汇流条12和所述环状汇流条13与源电极或其他通流电极。