[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其形成方法。

背景技术

金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。

一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区电连接的第零层金属层(M0)、以及与栅极结构区域之间电连接的第零层栅金属层(M0G)。

然而，现有技术中形成的半导体器件的性能有待进一步提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，提高形成的半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底表面形成有栅极结构，所述栅极结构两侧分别具有一个互连区，所述互连区的基底内分别形成有位于栅极结构两侧的源区和漏区，其中，每一互连区横跨若干个源区或若干个漏区；在所述基底表面和栅极结构表面形成第一介质层；刻蚀位于互连区上方的第一介质层，直至暴露出源区表面 或漏区表面，在所述互连区上方形成通孔，且每一通孔横跨一互连区内的全部源区或全部漏区；形成填充满所述通孔的互连层；在所述互连层顶部表面形成第零层导电层。

可选的，所述第零层导电层位于互连层部分顶部表面。

可选的，所述第零层导电层还位于第一介质层部分顶部表面。

可选的，所述第一介质层顶部与栅极结构顶部齐平或低于栅极结构顶部。

可选的，形成所述通孔的工艺步骤包括：在所述第一介质层表面形成具有第一开口的第一图形层，所述第一开口位于互连区上方，且横跨每一互连区内的全部源区或全部漏区；以所述第一图形层为掩膜，沿所述第一开口刻蚀位于互连区上方的第一介质层，形成所述通孔；去除所述第一图形层。

可选的，形成所述第一图形层的工艺步骤包括：在所述第一介质层表面形成第一掩膜层；在所述第一掩膜层表面形成第二掩膜层，且所述第一掩膜层和第二掩膜层的材料不同；在所述第二掩膜层表面形成第一光刻胶层，所述第一光刻胶层投影于栅极结构顶部表面的图形至少覆盖相邻互连区之间的栅极结构整个顶部表面，相邻第一光刻胶层之间的区域投影于基底表面的图形为第一投影图形，所述第一投影图形覆盖互连区以及与所述互连区相邻的隔离层；以所述第一光刻胶层为掩膜，刻蚀所述第二掩膜层直至暴露出第一掩膜层表面；去除所述第一光刻胶层；在刻蚀后第二掩膜层表面以及暴露出的第一掩膜层表面形成第二光刻胶层，所述第二光刻胶层投影于基底表面的图形为第二投影图形，第二投影图形对应位于第一投影图形内，且所述第二投影图形覆盖隔离层；以所述第二光刻胶层为掩膜，刻蚀所述暴露出的第一掩膜层直至暴露出第一介质层表面，在所述第一掩膜层内形成第一开口，所述刻蚀后的第一掩膜层作为第一图形层；去除所述第二光刻胶层。

可选的，形成所述第零层导电层的工艺步骤包括：在所述互连层顶部表面、以及第一介质层顶部表面形成导电膜；图形化所述导电膜，形成所述第零层导电层。

可选的，形成所述第零层导电层的工艺步骤包括：在所述互连层顶部表面以及第一介质层顶部表面形成第二介质层；在所述第二介质层顶部表面形 成具有第二开口的第二图形层，所述第二开口底部暴露出互连层部分顶部表面；以所述第二图形层为掩膜，沿第二开口刻蚀所述第二介质层，直至暴露出互连层顶部表面，在所述第二介质层内形成沟槽；形成填充满所述沟槽的第零层导电层；去除所述第二图形层。

可选的，所述互连层的材料为铜、铝、钨、金、银或钛中的一种或多种；所述第零层导电层的材料为铜、铝、钨、金、银或钛中的一种或多种。

可选的，每一栅极结构两侧分别形成有多个源区或多个漏区，每一互连区横跨所述多个源区或多个漏区。