[发明专利]绝缘体上III-V化合物衬底的制备方法

说明书

本发明提供一种绝缘体上III‑V化合物衬底的制备方法，包括：提供衬底，衬底上形成有第一介质层，第一介质层中具有暴露衬底的第一沟槽；形成牺牲层和第二介质层，牺牲层填充第一沟槽，并覆盖至少部分第一介质层，第二介质层覆盖牺牲层；在第二介质层中形成开口，开口暴露牺牲层，去除牺牲层，第一介质层与第二介质层之间形成空腔；形成III‑V化合物层，III‑V化合物层填充第一沟槽以及空腔；去除第二介质层，去除第一沟槽及第二沟槽中的III‑V化合物层，第二沟槽位于第一沟槽上方；在第一沟槽中填充第一介质层，在第二沟槽中填充所述III‑V化合物层。本发明中，可制备大尺寸的绝缘体上III‑V化合物衬底，并且，消除III‑V化合物层中的缺陷。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种绝缘体上III-V化合物衬底的制备方法。

背景技术

硅基上制备高性能的化合物半导体器件一直是研究人员和工业界追求的目标，一方面，该技术可以大大降低化合物器件的成本，另一方面，可以充分利用硅基材料与化合物材料的结合实现多功能器件和电路的融合，如光电一体、高压低压一体、数字微波融合等等。因此，硅基上生长大尺寸化合物半导体材料是未来化合物半导体器件跨越式发展的关键。由于硅衬底与化合物半导体材料之间存在晶格常数失配、热膨胀系数失配以及晶体结构失配。其中，晶格常数失配在异质外延过程中将引入大量的位错与缺陷，热膨胀系数失配将导致高温生长后化合物半导体在降温过程中产生热应力，从而使外延层的缺陷密度增加甚至产生裂纹，而晶体结构失配往往导致反向畴问题，使得硅基上大尺寸化合物半导体材料生长面临着诸多挑战和问题。

发明内容

本发明的目的在于，提供一种绝缘体上III-V化合物衬底的制备方法，实现硅基上大尺寸III-V化合物半导体材料的生长。

为解决上述技术问题，本发明一种绝缘体上III-V化合物衬底的制备方法，包括：

提供衬底，所述衬底上形成有第一介质层，所述第一介质层中具有暴露所述衬底的第一沟槽；

形成牺牲层和第二介质层，所述牺牲层填充所述第一沟槽，并覆盖至少部分所述第一介质层，所述第二介质层覆盖所述牺牲层；

在所述第二介质层中形成开口，所述开口暴露所述牺牲层，通过所述开口去除所述牺牲层，在所述第一介质层与所述第二介质层之间形成空腔；

形成III-V化合物层，所述III-V化合物层填充所述第一沟槽以及所述空腔；

去除所述第二介质层，去除所述第一沟槽及第二沟槽中的III-V化合物层，所述第二沟槽位于所述第一沟槽上方；

在所述第一沟槽中填充所述第一介质层，在所述第二沟槽中填充所述III-V化合物层。

可选的，所述III-V化合物层的材料为GaN、InP、InAs、InSb或InGaAs。

可选的，采用金属有机化合物化学气相沉积、原子层沉积或分子束外延形成所述III-V化合物层。

可选的，所述衬底为单晶硅衬底。

可选的，所述牺牲层为非晶碳、锗或锗硅合金，厚度为5nm～100nm。

可选的，采用等离子体刻蚀去除所述牺牲层。

可选的，所述第一介质层为氧化硅，厚度为5nm～100nm。

可选的，所述第二介质层为氮化硅，厚度为5nm～100nm。

可选的，所述第二沟槽的宽度大于所述第一沟槽的宽度。

可选的，所述第一沟槽的宽度为50nm～500nm，所述第二沟槽的宽度为100nm～1000nm。