[发明专利]具有双功函数栅极结构的半导体器件及其制造方法

说明书

一种半导体器件，包括：本体，包括第一结区；柱体，设置在本体之上并且包括垂直沟道区和垂直沟道区之上的第二结区；栅极沟槽，暴露柱体的侧表面；栅极电介质层，覆盖栅极沟槽；以及栅电极，嵌入栅极沟槽中，其中栅极电介质层插入在栅电极与栅极沟槽之间。栅电极包括：第一功函数内衬，与垂直沟道区重叠并且包括含铝金属氮化物；第二功函数内衬，与第二结区重叠并且包括含硅非金属材料；以及空气间隙，设置在第二功函数内衬与第二结区之间。

相关申请的交叉引用

本申请要求2014年12月16日提交的申请号为10-2014-0181543的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体地，涉及一种具有双功函数栅极结构的半导体器件及其制造方法、具有该半导体器件的存储单元以及具有该半导体器件的电子设备。

背景技术

随着半导体器件水平高度集成，非平面晶体管中的栅致漏极泄漏(gate-induceddrain leakage，GIDL)特性对半导体器件的性能产生重要影响。

发明内容

各种实施例是针对一种半导体器件及其制造方法，所述半导体器件能够改善栅致漏极泄漏(FIDL)电流和电流驱动能力。

同样，各种实施例是针对一种能够改善刷新特性的存储单元。

进一步，各种实施例是针对一种具有改善性能的电子设备。

在实施例中，一种半导体器件可以包括：本体，包括第一结区；柱体，设置在本体之上并且包括垂直沟道区和垂直沟道区之上的第二结区；栅极沟槽，暴露柱体的侧表面；栅极电介质层，提供在栅极沟槽中和柱体的侧表面之上；以及栅电极，提供在栅极沟槽中，其中栅极电介质层插入在栅电极和栅极沟槽之间，其中栅电极包括：第一功函数内衬，位于垂直沟道区之上并且包括含铝金属氮化物；第二功函数内衬，位于第二结区之上并且包括含硅非金属材料；以及空气间隙，设置在第二功函数内衬与第二结区之间。半导体器件还可以包括：位线沟槽，形成在本体中；位线，提供在位线沟槽中并且电耦接至第一结区；位线遮盖层，覆盖位线的顶表面和侧表面；以及存储元件，电耦接至第二结区。第一功函数内衬可以包括具有比第二功函数内衬高的功函数的材料。第一功函数内衬可以包括氮化铝钛(TiAlN)，以及第二功函数内衬可以包括掺杂N型杂质的多晶硅。栅电极还可以包括：第一低电阻率电极，提供在第一功函数内衬之上；以及第二低电阻率电极，位于第二功函数内衬之上。第二低电阻率电极可以包括与第二功函数内衬不反应的材料。第一低电阻率电极可以包括与第二功函数内衬不反应的无氟材料。栅电极可以包括：主体；以及来自主体的一对第一分支部和第二分支部，主体沿第一方向延伸，其中，所述一对第一分支部和第二分支部中的每个沿不同于第一方向的第二方向延伸，以及主体、第一分支部和第二分支部分别形成在柱体的第一侧表面、第二侧表面和第三侧表面之上。栅电极还可以包括：第一低电阻率电极，覆盖第一功函数内衬的侧表面；第二低电阻率电极，覆盖第二功函数内衬的侧表面；以及上阻碍物，设置在第二功函数内衬与第二低电阻率电极之间。第一低电阻率电极可以包括与第二公函数内衬不反应的材料，以及第二低电阻率电极可以包括与第二功函数内衬反应的材料。栅电极还可以包括：第一低电阻率电极，覆盖第一功函数内衬的侧表面；下阻碍物，设置在第一功函数内衬与第一低电阻率电极之间；第二低电阻率电极，覆盖第二功函数内衬的侧表面；以及上阻碍物，设置在第二功函数内衬与第二低电阻率电极之间。第一低电阻率电极和第二低电阻率电极包括与第二功函数内衬反应的材料。