[发明专利]一种超结半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及制造方法，尤其是一种超结半导体器件及其制造方法，属于超结半导体器件的技术领域。

背景技术

在中高压功率半导体器件领域，超结结构（Super Junction）已经被广泛采用，对比传统功率MOSFET器件，超结结构能获得更加优异的器件耐压与导通电阻的折中关系。超结结构形成于半导体器件的漂移区内，形成于述漂移区内的超结结构包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质，且N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，由于N柱内的杂质量和P柱内的杂质量相等，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压。当器件导通时，由于超结器件漂移区的电阻率更低，所以超结器件的导通电阻可以较普通器件大幅度降低。超结MOSFET器件的特征导通电阻较普通VDMOS器件可以降低70%左右。

影响超结器件耐压主要有以下几个因素：1）、超结结构深度（厚度）；2）、超结器件中超结结构的结构单元尺寸（pitch）；3）、漂移区杂质浓度。由于漂移区的杂质浓度降低虽然可以提供耐压，但会增大器件导通电阻。因此，为增大器件耐压，并降低器件的导通电阻，一般采用减小元胞尺寸，降低漂移区的电阻率，提高超结结构深度的方式。但在实际工艺中，提高超结结构深度会增大P柱的深宽比，增加器件制造难度和制造成本，超结结构深度很难大幅度增加。

采用减小超结结构的单元尺寸是目前实际产品中最常用的方式，超结结构的单元尺寸是指N柱的宽度与P柱的宽度之和。减小超结结构的单元尺寸可以减小器件耐压时器件底部耗尽层曲率，提高器件耐压。当漂移区浓度增加时，器件耐压会下降，但更小超结结构单元尺寸的器件耐压下降幅度也会更小。附图5为100～200V产品器件不同超结结构单元尺寸时器件耐压与漂移层浓度之间的关系图，明显超结结构单元尺寸为4μm的超结结构较超结结构单元尺寸为5μm的超结结构具有更好的耐压特性，在保证耐压的前提下允许使用更浓的漂移区浓度，利于降低导通电阻。此外，更小的超结结构单元尺寸在器件N/P载流子浓度不平衡时，也会有更好的工艺窗口。而目前600V实际产品中，超结结构单元尺寸已经从最初的16μm～19μm的降低到10μm左右，与此同时，通过增加漂移区浓度，超结半导体器件的特征导通电阻从5Ω.mm²降低到1.5Ω.mm²左右。

如图4所示，为现有常规具有超结结构的MOS器件结构图，当超结结构的单元尺寸缩小到一定程度后，表面MOS结构尺寸也必须随着漂移区内超结结构单元尺寸急剧缩小。这样的缩小会带来很多问题，比如相邻P型体区间JFET效益加剧，器件的导通电阻（Rdson）在相同耐压要求的情况下无法进一步下降；超结结构单元尺寸缩小导致的表面MOS结构缩小甚至无法达到工艺制造要求。中国专利ZL201080021229.3公开的超结结构虽然可以解决超结结构单元尺寸缩小与表面MOS结构之间的矛盾，但由于栅极下的P柱占据了关键的JFET区域，使得实际产品导通电阻会大幅度上升。

同时，漂移区内纵向超结结构的制备难度会随着超结结构深宽比的增加急剧上升。如美国专利US7601597B2中提及的深沟槽刻蚀、外延填充的方式制造方式，漂移区中的P柱宽度大于等于深沟槽宽度。当超结结构的单元尺寸缩小时，意味着深沟槽的在相同深度下，沟槽宽度缩小，沟槽深宽比增大。更大的深宽比的沟槽在刻蚀和外延填充时都面临更大的工艺难度，当深沟槽深度在35μm以上、宽度在3μm以下时，现有设备和制造工艺面临极大的挑战。而在传统的多次光刻、注入、外延的制造方法中，由于经历多次外延的热过程，漂移区中的P型柱宽度很难做到较小尺寸。

基于上述原因，一种可以突破现有超结结构尺寸与表面MOS结构尺寸之间矛盾，适合超小超结结构尺寸的超结器件结构是非常必要的；同时，还需要一种对应的超小超结结构单元尺寸的超结器件的制造方法，在不增加工艺现有工艺难度和制造成本的前提下完成对超小超结结构单元尺寸的超结器件的制造。

发明内容