[发明专利]半导体器件的制造方法及半导体器件

说明书

技术领域

本发明涉及一种半导体器件及半导体器件的制造方法，尤其涉及一种可适用于具有固态图像传感器的半导体器件及其制造方法的技术。

背景技术

为了实现高像素而在大尺寸的芯片中形成用于数码相机等的图像传感器(imagesensor)时，在制造工序中，由于无法通过1次曝光对整个芯片进行曝光处理，所以曝光处理分几次进行即分割曝光处理。

另外，在适用于搭载有自动对焦系统功能的数码相机中所用的相位差技术的固态图像传感器中，构成图像传感器的多个像素的每一个中至少分别设置有2个光电二极管，这种技术已广为人知。

专利文献1(日本特开平05－6849号公报)中，公开了如下技术，即在大尺寸的芯片中无法通过一个掩膜对整个芯片进行曝光时，可将之分割为多个掩膜进行曝光，此时，掩膜的分割位置被界定在形成于芯片主面上的多个像素之间的区域中。

专利文献2(日本特开2008－263050号公报)中公开了如下技术，即像素与分割曝光的边界线的位置重合的技术。

专利文献1日本特开平05－6849号公报

专利文献2日本特开2008－263050号公报

发明内容

为了实现高画质而扩大像素面积、增加像素数量、以及因缩小芯片尺寸而导致图像传感器内的像素密度增加等，都将导致相邻像素间的元件隔离区域的宽度缩小。此时，如果通过专利文献1所公开的技术在像素之间的元件隔离区域中对用于曝光的掩膜进行分割，就有可能因掩膜的位置偏差或隔离尺寸偏差而产生不良。如果为了避免出现这些问题而加大元件隔离区域的宽度，将难于实现像素的高密度化，从而导致出现半导体器件性能下降等问题。

本发明的所述内容及所述内容以外的目的和新特征将在本说明书的描述及附图说明中写明。

下面对本发明中所公开的具有代表性实施方式中的结构概要进行简单说明。

上述一实施方式中的半导体器件的制造方法就是，将曝光用掩膜的分割位置规定在在构成图像传感器的像素内形成的第1光电二极管和第2光电二极管之间的区域中。

根据本专利申请书所公开的一实施方式，可提高半导体器件的性能。尤其是可实现像素的高密度化，而且还能防止出现像素的特性偏差。

附图说明

图1所示的是本发明第1实施方式中半导体器件结构的概略图。

图2所示的是本发明第1实施方式中半导体器件的等价电路图。

图3所示的是本发明第1实施方式中半导体器件的平面布局图。

图4所示的是本发明第1实施方式中半导体器件的平面布局图。

图5所示的是本发明第1实施方式中半导体器件的平面布局图。

图6所示的是沿着图4中的A－A线截断的截面图。

图7所示的是本发明第1实施方式中半导体器件制造工序的流程图。

图8所示的是本发明第1实施方式中半导体器件制造工序的流程图。

图9所示的是本发明第1实施方式中半导体器件制造工序平面图。

图10所示的是接着图9之后的半导体器件制造工序的平面图。

图11所示的是接着图10之后的半导体器件制造工序的平面图。

图12所示的是接着图11之后的半导体器件制造工序的平面图。

图13所示的是接着图12之后的半导体器件制造工序的平面图。

图14所示的是本发明第2实施方式中半导体器件的平面布局图。

图15所示的是本发明第2实施方式的变形例中半导体器件的平面布局图。

图16所示的是本发明第3实施方式中半导体器件的平面布局图。

图17所示的是本发明第3实施方式的变形例中半导体器件的平面布局图。

图18所示的是本发明第4实施方式中半导体器件的平面布局图。

符号说明

AMI放大晶体管

AR有源区

CP接触塞

DL边界线

DP层差

EI元件隔离区域

FD浮动传播区

GE栅电极

N1、N2N^－型半导体区域

PD1、PD2光电二极管

PE2像素

RST复位晶体管

SC衬底接触部

SEL选择晶体管

TX1、TX2传送晶体管

WL阱区域

具体实施方式