[发明专利]具有多个CPU模块的PLC系统及其控制方法

说明书

技术领域

本公开涉及具有多个CPU模块的PLC系统及其控制方法。

背景技术

通常，通过被称为底板(backplane)的并联电路实现用于FA(工厂自动化(Factory Automation))中的PLC(可编程逻辑控制器(Programmable Logic Controller))内每个模块的通信。也就是说，底板被用于从一个模块向另一个模块通信，其中请求通信的模块必须获得底板的控制权限。当多个模块尝试在没有控制权限的情况下访问底板时，会产生信号冲突而禁止正常的访问。

通常，在请求通信的主模块与响应主模块请求的从模块之间的通信中，对共有资源的控制权限根据预定规则来发布权标(token)，并且尽管当预定的主模块拥有权标(即，具有控制权限)时访问方法是相同的，但在实时控制方面难以实现令人满意的性能，因为根据用于确定权标的所有权的预定的规则，需要用于交换权标的时间和用于处理权标的时间。

图1是示出了根据常规的多主模块系统的用于获得基于权标的控制权限的示例性方法的示意图。

参照图1，在循环方法中，多个主模块100-400可以拥有称为权标的控制权限。拥有权标的主模块具有访问底板的权力，并且能够通过底板来访问从模块。也就是说，当存在主模块控制从模块的需求时，主模块检查其是否具有权标，并且如果其具有权标则通过底板访问从模块，而当主模块未能具有权标时，则主模块不能访问从模块，而不得不等待。一旦主模块具有权标，则主模块能够访问从模块，并且可以根据预定的算法将权标传送至其它主模块。

尽管图1已经示出了循环方法，但由执行者能够根据预定的规则以其它各种方法来接收和传送权标。然而，由于其需要权标控制算法和权标接收/发送处理时间，因此该方法受限于实时性能。

图2是示出了用于根据常规多主模块系统中的时隙来获得控制权限的示例性方法的示意图，其中系统有n个主模块可用。

参照图2，连续的时间被使用主模块的数量或大于主模块的数量的时隙来划分，其中主模块仅能够在分配给其的时间内访问底板。

当存在控制从模块的需求时，主模块按以下方式运行，使得主模块首先检查时隙是否是分配给其自身的时隙，且开始访问底板，并且主模块在不是分配给其自身的时隙期间等待，或者在预定的时间段之后再次尝试。

这种方法的有益效果在于，因为不存在权标的直接交换，因此能够将处理时间缩短，但是因为可以通过每个主模块的时间测量误差来同时尝试访问，因此存在冲突的可能性。也就是说，多个主模块系统被各自的时钟驱动，并且当在时钟上存在产生的时间误差时，由于在相同的时间上的时钟误差而导致存在冲突的可能性。

发明内容

[技术问题]

本发明的提出是用来解决现有技术前述的缺陷/问题，并且因此本发明的一些实施例的目的是提供具有多个CPU的PLC系统以及该PLC系统的控制方法，该系统被配置为获取用于实时访问从模块的底板控制权限。

[技术方案]

在本公开的一个总的方案中，提供一种PLC系统，其包括：

第一CPU模块，其被配置为确定被分配以用于指示能访问底板的计数的时隙，并且在分配的时隙访问所述底板；和

多个第二CPU模块，其在由所述第一CPU模块分配的时隙分别访问所述底板，其中

当访问所述底板时，所述第一CPU模块和所述多个第二CPU模块产生时钟信号，并且所述第一CPU模块和所述多个第二CPU模块当中的每一个均包括检测器，所述检测器被配置为检测由访问所述底板的所述第一CPU模块和所述多个第二CPU模块产生的时钟信号。

优选地，但不是必须地，当时钟信号被检测器检测到时，试图访问所述底板的所述第一CPU模块和所述多个第二CPU模块不访问所述底板。

优选地，但不是必须地，当访问所述底板的所述第一CPU模块和所述多个第二CPU模块停止产生时钟信号时，所述第一CPU模块将时隙的计数与起始计数进行同步。

优选地，但不是必须地，所述第一CPU模块考虑所述第一CPU模块和所述多个第二CPU模块的数量和属性来确定时隙。

优选地，但不是必须地，所述第一CPU模块将时隙最大计数、时隙当前计数、时隙起始计数和时隙结束计数发送至所述多个第二CPU模块。

在本公开的另一个总的方案中，提供一种具有多个CPU模块的PLC系统的控制方法，该方法包括：

确定被分配以用于指示能访问底板的计数的时隙；

当计数是对应于分配的时隙的计数时，查明时钟信号；