[发明专利]具有多个CPU模块的PLC系统及其控制方法

权利要求书

1.PLC系统，包括：

第一CPU模块，其被配置为确定被分配以用于指示能访问底板的计数的时隙，并且在分配的时隙访问所述底板；和

多个第二CPU模块，其分别在由所述第一CPU模块分配的时隙访问所述底板，其中

当访问所述底板时，所述第一CPU模块和所述多个第二CPU模块产生时钟信号，并且所述第一CPU模块和所述多个第二CPU模块中的每一个均包括检测器，所述检测器被配置为检测由访问所述底板的所述第一CPU模块和所述多个第二CPU模块产生的时钟信号，并且

其中试图访问所述底板的所述第一CPU模块和所述多个第二CPU模块查明当前计数是否是对应于分配的时隙的计数；当所述当前计数是不对应于所述分配的时隙的计数时，等待预定的时间至对应于所述分配的时隙的时间；当所述当前计数是对应于所述分配的时隙的计数时，查明时钟信号是否存在于所述PLC系统中；当所述当前计数是对应于所述分配的时隙的计数并且所述时钟信号存在于所述PLC系统中时，判定在所述当前计数访问所述底板是不可能的并且等待预定的时间至对应于下一个分配的时隙的时间。

2.如权利要求1所述的PLC系统，其中当访问所述底板的所述第一CPU模块和所述多个第二CPU模块停止产生时钟信号时，所述第一CPU模块将时隙的计数与起始计数同步。

3.如权利要求1所述的PLC系统，其中所述第一CPU模块考虑所述第一CPU模块和所述多个第二CPU模块的数量和属性来确定时隙。

4.如权利要求1所述的PLC系统，其中所述第一CPU模块将时隙最大计数、时隙当前计数、时隙起始计数和时隙结束计数发送至所述多个第二CPU模块。

5.具有多个CPU模块的PLC系统的控制方法，该方法包括：

确定被分配以用于指示能访问底板的计数的时隙；

当试图访问所述底板时查明当前计数是否是对应于分配的时隙的计数；

当所述当前计数是不对应于所述分配的时隙的计数时，等待预定的时间至对应于所述分配的时隙的时间；

当所述当前计数是对应于所述分配的时隙的计数时，查明时钟信号是否存在于所述PLC系统中；

当所述当前计数是对应于所述分配的时隙的计数并且所述时钟信号存在于所述PLC系统中时，判定在所述当前计数访问所述底板是不可能的；

当所述当前计数是对应于所述分配的时隙的计数并且所述时钟信号存在于所述PLC系统中时，等待预定的时间至对应于下一个分配的时隙的时间；

当所述当前计数是对应于所述分配的时隙的计数并且在所述PLC系统中不存在时钟信号时，访问所述底板；和

在访问所述底板结束时的时间点同步计数。

6.如权利要求5所述的方法，进一步包括在访问所述底板的时间点产生时钟信号。

7.如权利要求6所述的方法，进一步包括在访问所述底板结束时的时间点结束时钟信号的产生。

8.如权利要求5所述的方法，其中考虑连接至所述底板的所述多个CPU模块的数量和属性来确定时隙。