[发明专利]三维半导体器件

权利要求书

1.一种三维半导体器件，包括：

在垂直方向上彼此间隔开的导电层的叠层，所述叠层在连接区域中具有阶梯状部分，所述导电层的端部分别构成所述阶梯状部分的梯面；

缓冲图案，设置在所述导电层的各端部上并在所述各端部上方突起得高于所述导电层的顶表面；

互连结构，设置在所述叠层上方并包括导线；以及

接触插塞，在所述导线和所述缓冲图案之间垂直地延伸并经由所述缓冲图案电连接到所述叠层的所述导电层。

2.如权利要求1所述的三维半导体器件，还包括插设在所述叠层的所述导电层之间的绝缘层。

3.如权利要求2所述的三维半导体器件，其中至少一个缓冲图案在绝缘层的上表面上方突起，该绝缘层位于其上设置有所述至少一个缓冲图案的各导电层上。

4.如权利要求2所述的三维半导体器件，其中每个缓冲图案包括位于各导电层的所述端部上的下缓冲图案以及位于所述下缓冲图案上的上缓冲图案。

5.如权利要求4所述的三维半导体器件，其中所述上缓冲图案穿过所述下缓冲图案以接触所述各导电层。

6.如权利要求5所述的三维半导体器件，其中所述上缓冲图案以一深度延伸到所述各导电层中。

7.如权利要求4所述的三维半导体器件，其中每个缓冲图案还包括沿着所述阶梯状部分的与所述各导电层的所述端部相邻的竖面而位于所述下缓冲图案的第一表面部分上的绝缘侧壁，并且其中所述上缓冲图案位于所述下缓冲图案的邻近所述绝缘侧壁的第二表面部分上。

8.如权利要求4所述的三维半导体器件，其中每个所述下缓冲图案的厚度在每个所述绝缘层的厚度的0.1倍和0.8倍之间，包括两个端值。

9.如权利要求1所述的三维半导体器件，其中缓冲图案的至少一部分以圆柱或平行六面体的形状在所述导电层的所述各端部上方竖直地延伸。

10.一种三维半导体器件，包括：

在垂直方向上彼此间隔开的导电层的叠层，所述叠层在连接区域中具有阶梯状部分，所述导电层的端部分别构成所述阶梯状部分的梯面；

接触孔，在所述导电层的各端部上向上延伸；

缓冲图案，位于相应的接触孔内；

互连结构，设置在所述叠层上方并包括导线；以及

接触插塞，在所述导线和所述缓冲图案之间垂直地延伸并经由所述缓冲图案电连接到所述叠层的所述导电层。

11.如权利要求10所述的三维半导体器件，其中所述缓冲图案是上缓冲图案，并且所述三维半导体器件还包括位于所述导电层的所述各端部上的下缓冲图案。

12.如权利要求11所述的三维半导体器件，其中所述接触孔延伸穿过所述各下缓冲图案，所述上缓冲图案穿过所述接触孔内的所述各下缓冲图案以接触所述导电层的所述各端部。

13.如权利要求12所述的三维半导体器件，其中所述接触孔还延伸到所述各导电层内一深度，所述上缓冲图案穿过所述接触孔内的所述各导电层所述一深度。

14.如权利要求10所述的三维半导体器件，其中所述接触孔是圆筒形。

15.如权利要求14所述的三维半导体器件，其中所述接触孔的高宽比在0.7和1.3之间，包括两个端值。