[发明专利]具有固定数量的可变长度指令的指令高速缓存器

说明书

本申请涉及具有固定数量的可变长度指令的指令高速缓存器。固定数量的可变长度指令存储在指令高速缓存器的每一线中。所述可变长度指令沿预定的边界对准。由于所述线中的每一指令的长度是未知的，且因此所述指令占据的存储器的范围是未知的，所以计算出下一紧随指令的地址并用高速缓存线对其进行存储。在将所述指令放置在高速缓存器中之前，在预解码器中执行确定指令边界、对准指令及计算下一提取地址。

本申请为发明名称为“具有固定数量的可变长度指令的指令高速缓存器”的原中国发明专利申请的分案申请。原申请的中国申请号为200680034364.5；原申请的申请日为2006年7月26日，其国际申请号为PCT/US2006/029523。

技术领域

本发明一般来说涉及处理器领域，且特定来说涉及具有指令高速缓存器的处理器，所述指令高速缓存器存储固定数量的可变长度指令。

背景技术

微处理器在各种各样的应用中执行计算任务，其中包含便携式电子装置。在许多情形中，使处理器性能最大化是主要设计目标，以准许在便携式电子装置及其他应用中实施额外的功能及特征。另外，功率消耗是具有有限电池容量的便携式电子装置中令人特别关心的问题。因此，所需要的是提高性能且降低功率消耗的处理器设计。

多数现代处理器采用一个或多个指令执行管线，其中对许多多步序列指令的执行经重叠以改善总体处理器性能。利用多数程序的空间和时间局部性特性，将最近执行的指令存储在高速缓存器(一种高速、通常芯片上存储器)中以供执行管线随时存取。

许多处理器指令集体系结构(ISA)包含可变长度指令。也就是说，从存储器读取的指令操作码并不都占据相同的空间量。这可由随算术或逻辑指令包含操作数、将多个操作合并到一个超长指令字(VLIW)或其他体系结构特征中而引起。可变长度指令的一个缺点是，在从指令高速缓存器中提取指令时，处理器必须确定每一指令的边界，这是一项消耗功率且降低性能的计算任务。

所属技术领域中已知的一种在可变长度指令存在时改善指令高速缓存器存取的方法是：在将指令存储到高速缓存器之前先对其进行“预解码”，且另外地将一些指令边界信息连同所述指令一起存储到高速缓存线中。这会降低但不会消除施加到解码任务上的确定指令边界带来的额外计算负担。

同样，通过以从存储器中读取指令的相同压缩形式将所述指令装入高速缓存器中，有时候指令是未对准的，其中指令的一部分被存储在一个高速缓存线的末端处且剩余部分被存储在连续高速缓存线的开始处。提取这个指令需要两次高速缓存器存取，从而进一步降低性能且增加功率消耗，尤其是每次执行所述指令都需要所述两次存取时。

图1绘示存储可变长度指令(I1-I9)的现有技术指令高速缓存器的两个线100、140的代表图。在这个代表性实例中，每一高速缓存线均包括十六个字节，且采用32位字大小。多数指令为一个字宽或四个字节。某些指令为半个字宽，包括两个字节。第一高速缓存线100及相关联的标签字段120含有指令I1到I4，及指令I5的一半。第二高速缓存线140及其相关联标签字段160含有指令I5的另一半，及指令I6到I9。指令长度及其地址汇总在下表中：