[发明专利]半导体器件及其制造方法

说明书

一种用于制造半导体器件的方法包括：在低温下注入第一物类至衬底中来形成第一区；以及在高温下注入第二物类至衬底中来形成与第一区相邻的第二区。

相关申请的交叉引用

本申请要求2014年3月10日提交的申请号为10-2014-0027940的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种电子器件，且更具体而言，涉及一种半导体器件及其制造方法。

背景技术

电子器件包括多个晶体管。目前，晶体管持续地按比例缩小，并且重要的是开发一种用于改善晶体管在晶体管被持续地按比例缩小的工业环境中的性能的方法。例如，需要改善晶体管的导通电流。

发明内容

本发明的示例性实施例针对一种能够抑制短沟道效应并且改善在晶体管持续地按比例缩小的工业环境中的导通电流的晶体管，以及用于制造所述晶体管的方法。

根据本发明的一个实施例，一种制造半导体器件的方法包括：在低温下注入第一物类至衬底中来形成第一区；以及在高温下注入第二物类至衬底中来形成与第一区相邻的第二区。低温在约-200℃至约0℃的范围，并且高温在约50℃至约500℃的范围。第一物类可以包括III族元素，第二物类可以包括V族元素。第一物类可以包括V族元素，第二物类可以包括III族元素。第一物类可以包括锑(Sb)，第二物类可以包括硼(B)。第一物类可以包括硼(B)，第二物类可以包括锑(Sb)。低温在约-200℃至约0℃的范围。高温在约50℃至约500℃的范围。第一区包括晶体管的源极/漏极延伸区，第二区包括晶体管的晕轮区。第二区包括晶体管的源极/漏极延伸区，第一区包括晶体管的晕轮区。用于制造半导体器件的方法可以包括：注入第三物类至衬底中来形成第三区，第三区具有比第一区和第二区更深的部分，其中，第三区被形成为与第一区和第二区相邻。第三物类在室温、高温或低温下注入。第三物类可以包括与第一物类或第二物类的导电类型相同的导电类型的物类。第三区包括晶体管的源极/漏极区。第一区包括晶体管的阱区和沟道区，第二区可以包括晶体管的晕轮区，或者当第二区可以包括阱区和沟道区时，第一区包括晕轮区。用于制造半导体器件的方法还可以包括：在第一区或第二区上形成金属硅化物层；以及在金属硅化物层上形成接触插塞。第一区可以包括晶体管的源极/漏极区，以及第二区可以包括在金属硅化物层和源极/漏极区之间的接触结区。

根据本发明的另一个实施例，一种用于制造晶体管的方法包括：在衬底之上形成栅结构；通过使用栅结构作为掩模，在低温下注入第一物类至衬底中来形成第一导电类型的源极/漏极延伸区；在高温下注入第二物类至衬底中来形成与第一导电类型相反的第二导电类型的晕轮区；以及注入第三物类至衬底中来形成第一导电类型的源极/漏极区。源极/漏极区具有比源极/漏极延伸区更深的部分。第三物类在高温或低温下注入。第一物类可以包括III族元素，第二物类可以包括V族元素。第一物类可以包括V族元素，第二物类可以包括III族元素。第一物类可以包括锑(Sb)，第二物类包括硼(B)、铟(In)、或者硼和铟的混合物。第一物类可以包括硼(B)、铟(In)、或者硼和铟的混合物，第二物类可以包括锑(Sb)。低温在约-200℃至约0℃的范围。高温在约50℃至约500℃的范围。第二物类通过使用比第一物类的注入能量更大的注入能量来注入。

根据本发明的另一个实施例，一种用于制造包括栅结构、源极/漏极延伸区和晕轮区的晶体管的方法，所述方法包括：使用第一物类来执行高温注入来形成具有扩大的掺杂分布的源极/漏极延伸区，其中，高温注入在比室温更高的温度下执行；以及使用第二物类来执行低温注入来形成具有抑制的掺杂分布的晕轮区，其中，低温注入在比室温更低的温度下执行。第一物类可以包括锑(Sb)，以及第二物类可以包括硼(B)、铟(In)、或者硼和铟的混合物。低温在约-200℃至约0℃的范围。高温在约50℃至约500℃的范围。