[发明专利]具有接合在一起的模块晶粒区域的单石集成电路晶粒

说明书

本发明揭示一种用于一个单石集成电路晶粒(200)的设备。在本设备中，该单石集成电路晶粒(200)具有多个模块晶粒区域(211、212)。该模块晶粒区域(211、212)分别具有多个电力分配网络(271、272)，用于独立地对该模块晶粒区域(271、272)的每一个进行供电。该模块晶粒区域(271、272)的每一个邻近对与各自的多个金属线路(260、301‑304、514、524)接合在一起。

技术领域

以下说明关于集成电路装置(IC)。更特别的是，以下说明是关于一种用于集成电路的单石集成电路晶粒，其具有接合在一起的模块晶粒区域。

背景技术

集成电路随着时间过去已变得越来越密集，也就是说，已有更多的逻辑特色实行于在一个给定尺寸的IC中。因此，电力消耗已变得一个越来越重要的议题，包括在晶圆级测试中的电力消耗。因此，其希望能提供具有更适合用于晶圆级测试的功率消耗的IC。

发明内容

一种设备通常关于一个单石集成电路晶粒。在此设备中，该单石集成电路晶粒具有多个模块晶粒区域。该模块晶粒区域分别具有多个电力分配网络，用于独立地对每一个该模块晶粒区域进行供电。该模块晶粒区域的每一个邻近对与各自的多个金属线路接合在一起。

一种方法通常关于一个单石集成电路晶粒。在此方法中，一个获得的单石集成电路晶粒具有一个第一晶粒区域及一个第二晶粒区域。该第一晶粒区域具有一个第一电力分配网络，且该第二晶粒区域具有一个第二电力分配网络。该第一电力分配网络与该第二电力分配网络相隔开，以便该第一晶粒区域和该第二晶粒区域是独立地操作。该第一晶粒区域与该第二晶粒区域是通过第一多个金属线路和第二多个金属线路而彼此互连。该第一多个金属线路和该第二多个金属线路耦合至第一多个选择电路和第二多个选择电路。该第一晶粒区域用该第一电力分配网络来进行供电，同时使得该第二晶粒区域的该第二电力分配网络进行断电。该第一晶粒区域设定于一个循环返回模式。当处在该循环返回模式时，对该第一晶粒区域进行测试。

另一种设备通常关于一个单石集成电路晶粒。在此设备中，该单石集成电路晶粒具有一个第一晶粒区域和一个第二晶粒区域。该第一晶粒区域具有一个第一电力分配网络，且该第二晶粒区域具有一个第二电力分配网络。该第一电力分配网络与该第二电力分配网络相隔开，以便该第一晶粒区域和该第二晶粒区域是独立地操作。该第一晶粒区域与该第二晶粒区域是通过第一多个金属线路和第二多个金属线路而彼此互连。该第一多个金属线路和该第二多个金属线路耦合至第一多个选择电路和第二多个选择电路。该第一晶粒区域具有一个瑕疵部分。该第二晶粒区域用于提供该单石集成电路晶粒作为一个功能性晶粒，而该瑕疵部分与该第二晶粒区域相隔离。

附图说明

随附图式显示范例性设备及/或方法。然而，该随附图式不应被拿来限制本发明权利要求书的范畴，而其仅作为解释和理解之用。

图1为一个简化方块图，其描述一个范例性直向现场可程序规划闸极数组(“FPGA”)架构。

图2为一个俯视图的方块图，其描述一个具有晶粒区域的范例性单石集成电路晶粒(简称“晶粒”)。

图3为一个横截面视图的方块图，其描述一个单石集成电路晶粒(简称“晶粒”)的范例性部分，该晶粒可为图2的晶粒。

图4为一个俯视图的方块图，其描述一个具有多个晶粒区域的先前晶圆的范例性部分。

图5为一个俯视图的方块图，其描述一个具有多个晶粒区域(例如，图2的晶粒区域)的晶圆的范例性部分。

图6为一个方块图，其描述一个范例性层堆栈，诸如图2的晶粒区域。

图7为一个方块图，其描述一个图2的范例性晶粒，其具有三个不同尺寸的晶粒区域。

图8为一个流程图，其描述一个范例性晶圆级测试流程。