[发明专利]具有增强速度的写辅助存储器

说明书

相关申请的交叉引用

本申请要求于2013年3月13日提交的美国非临时申请No.13/799,532的优先权，其全部内容通过援引纳入于此。

技术领域

本申请涉及一种写辅助存储器，尤其涉及一种包括预充电辅助电路的写辅助存储器。

背景技术

随着纳米技术节点越来越多地进入深亚微米态相，静态随机存取存储器(SRAM)设计必须面临越来越严格的要求。当设备被缩小时，供电电压也必须下降以降低功耗。具有以降低的供电电压所得的最小尺寸晶体管的SRAM的成功设计是相当有挑战性的。例如，写失败成为此类高度缩放的存储器中的一个问题。在写失败中，写操作在翻转存储器单元中存储的值时不成功。

现在将讨论一些基本的SRAM操作概念以更好地解说将SRAM缩放到先进工艺节点中的挑战。SRAM存储器单元包括一对交叉耦合的反相器。如果交叉耦合的反相器中的第一者驱动出所存储的数据值Q，则该值由其余的第二交叉耦合的反相器逆转为补值但第二交叉耦合的反相器驱动作为到第一交叉耦合的反相器的输入，第一交叉耦合的反相器增强其Q输出，这进而增强第二交叉耦合的反相器的输出。SRAM存储器单元因而将期望的Q值锁存到该对交叉耦合的反相器中并且稳健地保持这一锁存值。

每一交叉耦合的反相器包括上拉PMOS晶体管和下拉NMOS晶体管的串联堆叠。上拉PMOS晶体管也被标示为负载晶体管。因为经堆叠的PMOS和NMOS晶体管由电源供电，所以SRAM单元通过被供电的晶体管中的所得增益来驱动出其存储的存储器单元值。相反，动态随机存取存储器(DRAM)存储器单元不具有此类有源驱动器。替代地，DRAM存储器单元具有用于存储存储器单元值的无源电容器。出于这一原因，SRAM操作比同等DRAM快得多。

尽管SRAM存储器单元中的这一交叉耦合的交互是其优点之一，但它也成为先进工艺节点中的一个问题。例如，SRAM存储器单元通过一对NMOS存取晶体管在读或写操作中被访问。这些NMOS存取晶体管与上拉PMOS晶体管相比不能太强，否则读操作将破坏所存储的存储器单元值。然而，在先进工艺节点中，上拉PMOS晶体管与NMOS存取晶体管相比变得太强。写操作因而可能无法翻转先进工艺节点处存储的存储器单元值。

已经开发了若干技术来解决这种写失败。例如，至SRAM存储器单元的供电电压可以在对SRAM存储器单元的写操作期间被降低。被降低的供电电压使上拉PMOS晶体管变弱，从而写操作可以逆转(在必要时)所存储的存储器单元值的二元状态。尽管这一写辅助技术成功解决了写失败，但因为在经写辅助的写操作完成之后存储器单元供电电压必须恢复到其默认值，所以写频率遭受损害。

因此，在本领域中存在对具有较快操作速度的经改进的写辅助存储器的需要。

发明内容

在经位线复用的存储器单元群中，当该群中的存储器单元中的给定一者在写操作中通过被写入来访问时，该群中的其余存储器单元为未被访问的存储器单元。以此方式，在任何给定写操作中仅访问该群中的一个存储器单元。为了达成针对写辅助的经位线复用的存储器单元群的较快操作速度，提供一种写辅助电路，该写辅助电路在写辅助时段或历时完成之际辅助电源电压在被访问的存储器单元的电源引线上的预充电。预充电辅助电路通过将来自未被访问的存储器单元的电源引线的电荷耦合至被访问的存储器单元的电源引线来辅助预充电。

附图说明

图1A是用于经位线复用的存储器单元群的写辅助电路及相应的电源引线的示意图。

图1B是写辅助存储器单元的电源电压的波形。

图2是用于经位线复用的存储器单元群的第一预充电辅助电路及相应的写辅助电路的示意图。

图3是用于经位线复用的存储器单元群的第二预充电辅助电路及相应的写辅助电路的示意图。

图4是用于经位线复用的存储器单元群的预充电辅助电路及相应的写辅助电路的操作的方法的流程图。

具体实施方式