[发明专利]具有增强速度的写辅助存储器

权利要求书

1.一种存储器，包括：

多个SRAM单元；

对应于所述多个SRAM单元的多个电源引线，每一SRAM单元耦合至其对应的电源引线以接收功率；

对应于所述多个电源引线的多个写辅助电路，其中每一电源引线通过其对应的写辅助电路耦合至一电源节点，每一写辅助电路被配置成在该对应的SRAM单元上的写操作期间降低其对应的电源引线上的电源电压；以及

包括多个预充电开关的预充电辅助电路，所述多个预充电开关被配置成将所述多个电源引线耦合在一起以在每一写操作之后共享电荷。

2.如权利要求1所述的存储器，其特征在于：

每一写辅助电路被配置成控制其对应的SRAM单元的其对应的电源引线上的电源电压以在该对应的SRAM单元为未被访问的SRAM单元时将所述电源电压维持在一默认值并且在该对应的SRAM单元在一写操作中为被访问的SRAM单元时在写辅助时段期间将所述电源电压从所述默认值降低。

3.如权利要求2所述的存储器，其特征在于，所述预充电辅助电路包括公共节点，并且其中所述预充电辅助电路被进一步配置成通过在所述写辅助时段完成之际将来自所述公共节点的电荷耦合至所述被访问的SRAM单元的电源引线来辅助所述预充电。

4.如权利要求3所述的存储器，其特征在于，进一步包括多个经复用的位线，所述多个经复用的位线在第一金属层中包括导体，并且其中所述公共节点在第二金属层中包括导体。

5.如权利要求3所述的存储器，其特征在于，所述预充电辅助电路进一步包括对应于所述多个SRAM单元的多个预充电开关，每一预充电开关被耦合在所述公共节点与该对应的SRAM单元的电源引线之间，所述预充电开关被配置成在写辅助时段期间打开以及在所述被访问的SRAM单元的电源电压的预充电期间被闭合。

6.如权利要求5所述的存储器，其特征在于，每一预充电开关包括预充电PMOS晶体管，所述预充电PMOS晶体管具有由预充电启用信号来驱动的栅极，所述预充电PMOS晶体管被配置成在所述写辅助时段之外的默认状态中被拉至接地以及在所述写辅助时段期间被抬升至默认电压。

7.如权利要求5所述的存储器，其特征在于，每一写辅助电路包括耦合在所述电源节点与对应的SRAM单元的电源引线之间的头开关，并且其中每一头开关被配置成在该对应的SRAM单元为未被访问的SRAM单元时在默认状态中被闭合以及在写操作期间该对应的SRAM单元为被访问的SRAM单元时在所述写辅助时段期间被打开。

8.如权利要求7所述的存储器，其特征在于，每一写辅助电路进一步包括耦合在对应的SRAM单元的电源引线与接地之间的下拉开关，并且其中每一下拉开关被配置成在写操作期间在该对应的SRAM单元为未被访问的SRAM单元之一时在默认状态中被打开以及在写操作期间在该对应的SRAM单元为被访问的SRAM单元时在所述写辅助时段期间被闭合。

9.如权利要求1所述的存储器，其特征在于，所述多个SRAM单元从第一SRAM单元布置到第nSRAM单元，n为复数整数，并且其中所述预充电开关包括对应于所述第一SRAM单元到第(n-1)SRAM单元的多个(n-1)预充电开关，每一预充电开关被耦合在其对应的SRAM单元的电源引线与后继SRAM单元的电源引线之间，并且其中每一预充电开关被配置成在写辅助时段期间被打开以及至少在被访问的SRAM单元的电源电压的预充电期间被闭合。

10.如权利要求9所述的存储器，其特征在于，每一预充电开关包括PMOS晶体管，所述PMOS晶体管具有由预充电启用信号来驱动的栅极，所述PMOS晶体管被配置成在所述写辅助时段之外的默认状态中被拉至接地以及在所述写辅助时段期间被抬升至默认电压。