[发明专利]用于具有受限的写入承受能力的存储器的集合内耗损均衡的方法和设备

说明书

技术领域

本发明大体上涉及处理系统方面，且尤其涉及用以延长具有受限的写入承受能力的存储器的可用寿命的方法和设备。

背景技术

许多便携式产品(例如，蜂窝电话、膝上型计算机、个人数据助理(PDA)和其类似者)利用执行程序(例如，通信和多媒体程序)的处理系统。用于此类产品的处理系统可包含多个处理器、包含用于存储指令和数据的多层级高速缓冲存储器和存储器的复合存储器系统、控制器、例如通信接口的外围装置和配置(例如)于单芯片上的固定功能逻辑块。同时，便携式产品具有呈电池形式的受限的能量来源，所述电池常常要求支持由处理系统进行的高性能操作和随着功能性增加而越来越大存储器容量。为改善电池寿命，期望尽可能有效地执行这些操作。然而，常用存储器平台(例如，静态随机存取存储器(SRAM)和嵌入式动态随机存取存储器(eDRAM))的按比例调整越来越受到泄漏功率和单元密度约束。此类问题扩展到也开发有有效设计以通过减少的总能量消耗进行操作的个人计算机产品。

数个存储器技术(例如，快闪存储器、磁阻式随机存取存储器(MRAM)、相变存储器(PCM)、电阻性RAM(ReRAM)和其它)对可执行于装置的写入操作数目具有各种限制，之后存储器单元开始磨损且失效。基于空间和时间局部性原理且以高数据速率操作的例如高速缓冲存储器的存储器在程序之间展示高速缓冲存储行存取的广泛变化且可具有经历极高速率的写入存取的单元。举例来说，具有多个数据集合(每一集合划分于多个可选高速缓冲存储通路中且集合中的每一通路保存高速缓冲存储行)的集合关联高速缓冲存储器取决于在执行程序在每一集合内经历不同写入存取模式。而且，集合中的行之间的写入存取变化可极大且可在系统操作期间动态地变化。

举例来说，8通路集合关联64千字节高速缓冲存储器可建构有每集合八个32字节高速缓冲存储行的256个集合且每一通路存取一个高速缓冲存储行。此高速缓冲存储器可用于便携式装置(例如，蜂窝电话、平板计算机、膝上型计算机和其类似者)中的1级数据高速缓冲存储器中。在用于程序X的八个通路集合关联高速缓冲存储器中，相比对不同高速缓冲存储通路(例如，通路7)中的数据行的写入存取，对通路2中的数据行的写入存取可较频繁多个数量级地发生。因此，相比通路7中的存储器行和高速缓冲存储器中具有低于通路2的写入存取速率的写入存取速率的大部分其它行，高速缓冲存储器内部的通路2的存储器行可较早失效。存储器耗损承受能力影响每一层级的存储器层次(例如，1级、2级和3级高速缓冲存储器、快闪存储器和系统存储器)，但在每一层级和每一装置中影响不同程度。在处理器以吉兆赫(GHz)频率执行的情况下，高速缓冲存储器经历可特定于高速缓冲存储器中的行的大量写入存取，且因此此局部性存取可致使系统过快地接近高速缓冲存储器的写入极限。由于任何高速缓冲存储行可取决于在执行程序经历高写入操作且并不提前知道此高速缓冲存储行热点，因此用于监视每一高速缓冲存储行以确定高速缓冲存储器集合中的哪个高速缓冲存储行受到影响且应重定位以减少耗损的成本可过高。

发明内容

在本发明的若干方面当中，本发明认识到提供用于集合内耗损均衡的更有效方法和设备延长具有受限的写入承受能力的存储器的可用寿命。为此，本发明的实施例提出一种用于耗损均衡高速缓冲存储器的方法。针对到所述高速缓冲存储器的每一写入操作，递增计数器。从所述高速缓冲存储器收回由致使所述计数器满足阈值的当前写入操作所影响的行。归因于所述计数器满足所述阈值，停止到由所述当前写入操作所影响的所述行的所述当前写入。

另一实施例提出一种用于耗损均衡高速缓冲存储器的设备。具有多个通路的高速缓冲存储器耦合到将数据写入到所述高速缓冲存储器的处理器复合体。写入阈值电路和计数器电路经配置以计数到所述高速缓冲存储器的写入操作且基于所述写入阈值电路中的比较，当所述计数器电路已达到阈值时产生指示。行清空电路经配置以响应于所述指示而从所述高速缓冲存储器收回由所述当前写入操作所影响的行。替代策略电路经配置以响应于所述指示而停止用以改变当前行替代策略指标的更新。

另一实施例提出一种经编码有计算机可读程序数据和代码的计算机可读非暂时性媒体。针对到高速缓冲存储器的每一写入操作，递增计数器。从所述高速缓冲存储器收回由致使所述计数器满足阈值的当前写入操作所影响的行。归因于所述计数器满足所述阈值，停止到由所述当前写入操作所影响的所述行的所述当前写入。